半导体衬底502中。薄绝缘层，例如氧化层504，生长或沉积在沟槽501的表面上以及半导体衬底502的顶面上。氧化物504的厚度约为450埃。然后，在氧化物504上方沉积一层材料，例如氮化物506，厚度约为50埃至500埃，然后在氮化物506上方沉积另一种氧化物，例如HTO (高温氧化物)氧化物508。氮化物506的厚度约为100埃，HTO氧化物508的厚度约为800埃。在本例中，氧化物504、氮化物506以及HTO氧化物508的总厚度决定了窄沟槽501的宽度Α’。然后在沟槽501中沉积原位掺杂的多晶硅510，并回刻至例如500埃至2微米之间的预定义厚度，形成屏蔽电极。可以选择注入砷，至少到沟槽中剩余的多晶硅510的顶部中，以提高厚度氧化步骤中多晶硅的再氧化速率。
[0049]确切地说，如图5Β所示，可以通过氧化多晶硅510的顶部，制备绝缘物，例如多晶硅再氧化层512。多晶硅再氧化物512的厚度约为3000埃。氮化层506确保仅在多晶硅510的上方形成氧化层512。然后，通过刻蚀工艺，刻蚀到氮化层506截止，除去HTO氧化物508，如图5C所示。这样可以保护下面的氧化物，不受除去较厚HTO氧化物508的刻蚀工艺的影响。除去氮化物506，留下宽度为Α”的沟槽顶部，Α”大于Α’，如图所示。在本例中，顶部的宽度A”由沟槽侧壁上的薄氧化物504的厚度决定。利用热氧化物，改善整个晶圆上中间多晶硅氧化物512的厚度均匀性。这是因为与在沟槽中沉积和回刻多晶硅上的氧化物相反，热氧化工艺使沟槽中多晶硅的顶部氧化。
[0050]由于氮化物比氧化物的湿刻蚀选择性很高，因此在氮化物移除过程中，可以保留氧化物。
[0051]然后，在薄氧化物504上形成(例如通过生长或沉积)栅极氧化物514，如图5E所示。栅极氧化物514的厚度约为450埃。还可选择，在生长栅极氧化物514之前，首先除去薄氧化物504。最终，在栅极氧化物514上方的沟槽剩余部分中，沉积第二导电材料，例如掺杂的多晶硅516。回刻多晶硅516，形成屏蔽栅极结构，其中多晶硅516为栅极电极，多晶硅510为屏蔽电极。
[0052]本领域的技术人员应明确，在上述实施例中，在制备栅极沟槽、栅极沟槽氧化物、栅极多晶硅和屏蔽多晶硅的过程中，只需要一个单独的掩膜一一一个初始掩膜，定义栅极沟槽。
[0053]图6A至6F表示依据本发明的一个实施例，带有可变厚度的沟槽栅极氧化物用于制备沟槽DMOS的制备工艺的剖面图。
[0054]如图6A所示，ONO (氧化物-氮化物-氧化物)硬掩膜601形成在半导体衬底602上方，半导体衬底602包括一个底部氧化层601-1、一个中间氮化层601-2以及一个顶部氧化层601-3。作为示例，但不作为局限，底部氧化层601-1约为200埃，氮化层601-2也3500±矣，顶部氧化层601-3约为1400埃。在图6B中，利用沟槽掩膜(图中没有表示出)，进行硬掩膜刻蚀和硅刻蚀，在半导体衬底602中形成沟槽606。在一个典型实施例中，在深度B (包括硬掩膜601的厚度)和宽度A的比例下，即纵横比B/A>3时，进行沟槽刻蚀工艺。沟槽刻蚀工艺首先利用蚀刻剂，除去ONO硬掩膜601，使半导体衬底602的顶面裸露出来，然后利用第二次刻蚀工艺，形成沟槽606。沿沟槽606的侧壁和底面，生长一个薄栅极氧化层(或其他绝缘物608)。在一个典型实施例中，薄氧化物608的厚度范围约为100埃至600埃。
[0055]图6C表示在栅极氧化层608上方沉积一个多晶硅的薄层610的步骤，在沟槽606的侧壁和底面上，栅极氧化层608的厚度范围约为100至800埃。然后，在多晶硅层610上方，沉积一个氮化层612。在一个典型实施例中，氮化层612的厚度范围约为50至300埃。利用刻蚀工艺，例如氮化物干刻蚀工艺，除去沟槽底面上的氮化层612，沿沟槽606的侧壁形成氮化物垫片612。在图6D中，继续进行多晶硅再氧化工艺，进行制备，氧化裸露的底部多晶硅层610，构成底部多晶硅再氧化床层，与栅极氧化层608相结合，在沟槽606的底面上，构成厚底部氧化层611。
[0056]在图6E中，通过湿浸，除去沟槽602侧壁上的氮化物垫片612，然后用多晶硅层616等导电材料填充沟槽606，例如通过化学气相沉积(CVD)。除去多余的多晶硅层616，利用化学机械平整化(CMP)工艺，使硬掩膜601的表面平整。在图6F中，通过多晶硅回刻工艺，回刻多晶硅层612至半导体衬底602的表面，例如通过干刻蚀工艺，以便形成多晶硅凹陷，然后用氧化层618填充。多晶硅层616和硬掩膜601的顶部氧化层601-3上方多余的氧化层618，用CMP工艺平整至硬掩膜601的氮化层601-2的表面。通过标准工艺完成器件，制成具有厚底部氧化物(TBO)的沟槽MOSFET。
[0057]尽管本发明已经详细说明了现有的较佳实施例，但应理解这些说明不应作为本发明的局限。对于这些实施例，也有可能使用各种可选、修正和等效方案。因此，本发明的范围不应局限于以上说明，而应由所附的权利要求书及其全部等效内容决定。本方法中所述步骤的顺序并不用于局限进行相关步骤的特定顺序的要求。任何可选件(无论首选与否)，都可与其他任何可选件(无论首选与否)组合。在以下权利要求中，除非特别声明，否则不定冠词“一个”或“一种”都指下文内容中的一个或多个项目的数量。除非在指定的权利要求中用“意思是”特别指出，否则所附的权利要求书应认为是包括意义及功能的限制。
【主权项】
1.一种形成在半导体衬底中的半导体器件，其特征在于，该半导体器件包括: 一个在半导体衬底中打开的沟槽，其具有被第一底部绝缘层和底部多晶硅再氧化层覆盖的沟槽底面； 沟槽还具有被第一侧壁绝缘层覆盖的侧壁，以及覆盖第一侧壁绝缘层的第一多晶硅层；以及 其中，该沟槽采用第二多晶硅层填充，构成半导体器件的沟槽栅极。
2.如权利要求1所述的半导体器件，其特征在于: 沟槽具有沟槽深度/沟槽宽度>3的纵横比。
3.如权利要求1所述的半导体器件，其特征在于: 第一底部绝缘层包括第一底部氧化层，第一侧壁绝缘层包括第一侧壁氧化层；以及 第一底部绝缘层和第一侧壁绝缘层的层厚范围为50至150埃， 覆盖第一底部绝缘层的底部多晶硅再氧化层的层厚范围为200埃至500埃。
4.如权利要求1所述的半导体器件，其特征在于: 覆盖第一底部绝缘层的底部多晶硅再氧化层的层厚大于侧壁绝缘层。
5.一种在半导体衬底中制备半导体器件的方法，其特征在于，该方法包括: 在半导体衬底中打开沟槽，形成一个第一绝缘层，覆盖沟槽侧壁和沟槽底面； 沉积一个第一多晶硅层，覆盖在沟槽底面和沟槽侧壁上的第一绝缘层上方； 沉积一个保护垫片层，覆盖在沟槽底面和沟槽侧壁上的第一多晶硅层上方，然后选择性地刻蚀保护垫片层，使沟槽底面上的第一多晶硅层裸露出来，同时覆盖沟槽侧壁上的第一多晶硅层；并且 进行多晶硅再氧化工艺，使沟槽底面上裸露的第一多晶硅层氧化，构成多晶硅再氧化层，然后从沟槽侧壁上除去保护垫片层，并用第二多晶硅层填充沟槽。
6.如权利要求5所述的方法，其特征在于: 在半导体衬底中打开沟槽的步骤包括在半导体衬底上方制备一个氧化物-氮化物-氧化物硬掩膜，利用沟槽掩膜进行硬掩膜刻蚀和硅化物刻蚀，形成沟槽，氧化物-氮化物-氧化物硬掩膜包括一个底部氧化层、一个中间氮化层和一个顶部氧化层。
7.如权利要求5所述的方法，其特征在于: 制备保护垫片层的步骤包括制备一个氮化硅层，层厚为100埃至300埃。
8.如权利要求5所述的方法，其特征在于: 氧化裸露的第一多晶硅层制备多晶硅再氧化层的步骤，包括氧化沟槽底面上裸露的第一多晶硅层，形成多晶硅再氧化层，层厚大于侧壁绝缘层的厚度。
9.如权利要求6所述的方法，其特征在于，该方法还包括: 利用化学机械平整化工艺，将第二多晶硅层平整至硬掩膜的顶面。
10.如权利要求9所述的方法，其特征在于，该方法还包括: 利用多晶硅回刻工艺，回刻第二多晶硅层，形成多晶硅凹陷，用第二多晶硅层上方的顶部氧化层填充多晶硅凹陷，然后利用化学机械平整化工艺，使顶部氧化层平整至硬掩膜中间氮化层的顶面。
【专利摘要】本发明公开了一种用于沟槽金属氧化物半导体场效应晶体管（MOSFET）中的低米勒电容的较厚的底部氧化物，提出了半导体器件的制备方法和器件。该半导体功率器件形成在半导体衬底上，具有多个沟槽晶体管晶胞，每个晶胞都有一个沟槽栅极。每个沟槽栅极都具有通过多晶硅层上的再氧化工艺形成的较厚的底部氧化物（TBO），沉积在沟槽的底面上。
【IPC分类】H01L21-336, H01L29-423, H01L21-28, H01L29-78
【公开号】CN104821333
【申请号】CN201510029536
【发明人】李亦衡, 王晓彬
【申请人】万国半导体股份有限公司
【公开日】2015年8月5日
【申请日】2015年1月21日
【公告号】US20150221734