通过含掺杂剂的聚合物膜对基材进行掺杂的制作方法
【专利说明】
[0001] 相关申请的交叉参考
[0002] 该美国非临时申请要求2014年4月30日提交的美国临时申请序列第61/986395 号的优先权，其全部内容被纳入本文作为参考。
技术领域
[0003] 本发明涉及通过含掺杂剂的聚合物膜掺杂基材，所述聚合物膜布置在基材上。
【背景技术】
[0004] 将电子器件缩小为纳米级（尺寸小于100纳米（nm))的挑战之一是在小于10纳米 的尺寸范围内实现半导体材料的受控掺杂。例如，由于晶体管栅极长度快速接近小于IOnm 尺寸范围，纳米长度规格上的高度传导性超浅结用于缩小晶体管尺寸，以实现更快的晶体 管速度和更高的堆积密度。此外，已提出的宽范围的小型化电子应用结合了利用掺杂的纳 米线结构模块或其他非平面传导性纳米结构。
[0005] 现有的方法不适用于掺杂至小于IOnm的深度。离子注入涉及用高能掺杂剂离子 轰击硅基材，这替代了基材晶格中的硅原子。但是，该过程还产生在晶格中产生了点缺陷和 空位，这与掺杂剂相互作用使得结分布变宽，从而限制了形成小于IOnm的掺杂分布。此外， 离子注入与非平面的纳米结构材料不相容，这是因为能量离子很可能完全渗透通过纳米结 构，而不保留在晶格中，并导致明显的晶体损坏。另一方面，当在小于IOnm的深度进行掺杂 时，常规的固体源扩散过程缺乏控制和均匀性。
[0006] 单层掺杂过程克服了现有技术的困难，并且实现了具有高区域均匀性的高质量的 小于5nm的掺杂分布。在该过程中，在娃表面上形成含掺杂剂小分子的高度均勾的、共价键 的单层。在后续的热退火步骤中，掺杂剂原子扩散进入到硅晶格中。该方法导致对于P型 和n型掺杂都具有低片电阻率的浅结（例如，从表面开始的5-10纳米），并且与非平面的、 受限制的纳米结构基材是相容的。但是，单层掺杂策略采用数个繁琐的步骤。首先，在无氧 气氛下（即，在惰性气氛中或在减压无氧条件下）进行含掺杂剂小分子的沉积，以防止氧化 污染。此外，在退火步骤之前，在表面官能化的硅基材顶部蒸发硅氧化物包覆层，从而实现 掺杂剂原子有效地扩散进入硅基材中。包覆层的蒸发需要约为10 6托的高真空。
[0007] 日本专利申请JP2005-123431公开了通过在基材上涂覆溶解在极性有机溶剂或 水或其混合物中的酸性有机磷酸酯聚合物（聚合度小于或等于500)的膜，接着在低于磷扩 散温度的第一温度下加热一段时间，然后在高于所述第一温度但低于磷扩散温度的第二温 度下在氧化气氛中加热一段时间，接着在高于所述第二温度的第三温度下在非氧化气氛中 加热一段时间（如10小时）以使磷扩散进入基材中，来形成n-型扩散区。这是一种复杂 的方法，需要三种不同的加热循环并在循环之间转换气氛。此外，使用这种极性溶剂通常与 半导体制造中采用的标准方法是不相容的，可能导致差的膜涂层。如果此类膜在基材上涂 覆不完全，则基材的磷掺杂可能会是不均匀的。
[0008]因此，需要开发一种在环境条件下掺杂基材的方法，不使用高真空、氧化物包覆层 或者氧化步骤。
【发明内容】
[0009] 本文所揭示的是用于掺杂基材的方法，该方法包括：在基材上布置组合物的涂层， 所述组合物包含共聚物、掺杂剂前体和溶剂；其中，所述共聚物能够使得掺杂剂前体当在溶 液中的时候发生相分离和嵌入；以及使得基材在750-1300°C的温度退火1秒至24小时，以 使得掺杂剂扩散进入基材中。
[0010] 本文还揭示了包含直径为3-30纳米的嵌入的掺杂剂域的半导体基材；其中，所述 域包含第13族或第15族原子，其中嵌入的球形域位于基材表面的30纳米内。
【附图说明】
[0011] 图1显示a)具有包封的掺杂剂前体的溶液中的PS-b-P4VP聚集体；b)在Si基材 上的具有包封的掺杂剂的聚集体的薄膜；以及c)在快速热退火（RTA)之后的纳米约束的掺 杂的区域；
[0012] 图2显示嵌段共聚物和各掺杂剂的结构；
[0013] 图3 (A)显示当聚合物链溶于⑶C13时，存在于6 = 8.5ppm的化学偏移的P4VP质 子的共振。这明显是因为氯仿对于PS和P4VP嵌段都是良好的溶剂，聚合物链处于非聚集 状态；这还显示当聚合物链溶于ds-甲苯时，在3 = 8.5ppm处的上述共振的消失。由于甲 苯对于PS嵌段是良好的溶剂但是对于P4VP嵌段是差的溶剂，聚合物链处于聚集状态，其中 P4VP嵌段形成这些聚集体的内部（芯），而PS嵌段形成外部（壳）。
[0014] 图3(B)显示d8-甲苯中的4-羟苯基硼酸频哪醇酯小分子的IHNMR谱图（红色）， 以及⑶C13中的4-羟苯基硼酸频哪醇酯小分子的IHNMR谱图（黑色）；
[0015] 图4显示A)⑶C13和B)d8-甲苯中的聚合物+SM混合物的IHNMR谱图；
[0016] 图5显示聚合物-SMB体系的FT-IR谱图的一部分；
[0017] 图6显示在900°C尖峰-RTA(spike-RTA) 1秒、10秒和60秒之后的基材上的S頂S 浓度曲线（分别是绿色、蓝色和红色）与聚合物（P4VP)-SMB摩尔比：1:0. 1(正方形）、 1:0. 25 (菱形）和1:0. 5 (圆形）的关系；对于a)低分子量（PS27k-b-P4VP7k)聚合物，b) 中等分子量（PS58k-b-P4VP18k)聚合物以及c)高分子量（PS109k-b-P4VP27k)聚合物的硼 浓度曲线；灰色数据点对应于在900°C进行30秒的尖峰-RTA之后的空白Si基材上获得的 硼浓度曲线；
[0018] 图7所示是采用四点探针测量测得的表面电阻图；
[0019] 图8显示RTA掺杂之前的组装的PS-b-P4VP聚合物薄膜的撞击式AFM图；不同尺 寸和间距的球形聚集体是明显可见的，各图分别对应于具体的分子量：a)PS27k-b-P4VP7k， b)PS58k-b-P4VP18k，c)PS109k-b-P4VP27k;
[0020]图 9 显示a)Si基材；b)在尖峰RTA之前的PS58k-b-P4VPlsk:SMb (1: 0? 5)的膜；c)在 900°C进行 0. 1 秒的尖峰-RTA之后的PS58k-b-P4VPlsk:SMB(l:0. 5)的膜；d)在 900°C进行 1 秒的尖峰-1^之后的？55815-13-?4￥?1815:51^(1 :0.5)的膜；6)在900°(：进行10秒的尖峰-1^ 之后的PS58k-b-P4VPlsk:SMb (1:0. 5)的膜；以及f)在900 °C进行60秒的尖峰-RTA之后的 PS58k-b-P4VPlsk:SMB(l:0. 5)的膜的3维表面几何形貌；
[0021] 图10显示在900°C、950°C和1000°C进行1秒的尖峰-RTA之后的基材上的S頂S 锑（Sb)计数，分别是绿色、蓝色和红色；
[0022] 图11显示在RTA之前嵌入Si上的聚合物膜中的Sb簇的TEM图（左）以及在 900°C进行RTA之后嵌入Si上的聚合物膜中的Sb簇的TEM图（右）；以及
[0023] 图12显示显微照片，其对比了在尖峰-快速热退火（RTA)之前的 PS58k-b-P4VPlsk:SMsb膜的撞击式AFM图（左）和TEM图（右）；准六边形几何形貌对于具有 离散的Sb富集的球形域的一致尺寸的两附图都是明显的。
【具体实施方式】
[0024] 过渡术语"包括"包括了过渡术语"由…组成"以及"基本由…组成"。本文所用术 语"和/或"用来表示"和"以及"或"。例如，"A和/或B"表示A、B或A和B。
[0025] 本文揭示了通过对基材涂覆含掺杂剂的聚合物膜，并在提升的温度下对基材进行 退火，以实现掺杂的半导体基材的方法。聚合物膜包括含有掺杂剂的共聚物。掺杂剂与共 聚物氢键结合或离子键结合。在示例性实施方式中，本文所述的方法使用嵌段共聚物自组 装以将掺杂剂前体（例如，B、P、As和Sb等）限制在聚合物膜中的纳米尺寸域中。
[0026] 该方法包括首先将掺杂剂前体包覆在溶液中的相分离的自组装嵌段聚合物内。溶 液含有掺杂剂前体、共聚物和溶剂。在一个实施方式中，相分离的自组装嵌段共聚物当在溶 液中的时候是球形域的形式。在将此类聚合物溶液的薄膜沉积到基材上之后，周期性紧密 封装的球形聚集体自组装以限定浓缩的掺杂剂的纳米尺寸区域。这些高浓度的区域以规律 间隔布置。可以通过基质聚合物的分子量设计，对含掺杂剂