S栅(金属-氧化物-半导体绝缘栅)结构和源电极12，一般的MOS栅结构包括ρ型基区5、η+源区7、ρ +接触区8、栅极绝缘膜9和栅电极11。漏电极13与η++漏层I接触。当半导体装置导通时，电流流过活性区(元件的活性部)(活性区负责电流驱动)。
[0056]在图1的(a)和图1的(b)中示出的垂直超结MOSFET 50和51中的每个中，并列pn层4中的一些ρ型分隔区4b是η区4c。因此，垂直超结MOSFET 50包括pin 二极管1a 和 MOSFET 区 20，垂直超结 MOSFET 51 包括 pin 二极管 1b 和 MOSFET 区 20。pin 二极管1a包括ρ型基区5、η区4c、第一 η缓冲层3和第二 η +缓冲层2，pin 二极管1b包括P型基区5、η区4c和第一 η缓冲层3。
[0057]因为根据本发明的垂直超结MOSFET 50和51具有上述的结构，因此可以使pin 二极管1a和1b运行而不降低击穿电压。另外，能够改变示出于图1中的pin 二极管1a和1b的数量以调整软恢复的程度。因为提高pin 二极管的数量，因此软恢复的效果也改善。另外，在pin 二极管1a和1b中，每个η区4c的杂质浓度被抑制到足够小的值以确保击穿电压。因此，布置Pin 二极管1a和1b的位置不受限制，并且η区4c可以在其之间插设η型漂移区4a的情况下彼此相邻。
[0058]在图1的(a)中所示的超结MOSFET 50中，在超结MOSFET 50的反向恢复运行期间，第二 n+缓冲层2用作载流子库。载流子释放时间被延长，以进一步增加反向恢复时间并获得软恢复波形。
[0059]图7是示出沿与根据本发明的超结MOSFET 50中的基板的表面平行的平面切割所得的并列pn层4的平面图案的主要部分的截面图的示例。图8的(a)是示出沿着图7的B-B’虚线所截取的主要部分的截面图，图8的(b)是示出沿着图7的C-C’虚线所截取的主要部分的截面图。图9是示出沿与根据本发明的超结MOSFET 50中的基板的表面平行的平面切割所得的并列pn层4的平面图案的主要部分的截面图的另一示例。图10的(a)是示出沿着图9的B-B’虚线所截取的主要部分的截面图，图10的(b)是示出沿着图9的C-C’虚线所截取的主要部分的截面图。在图7中，沿着A-A’虚线所截取的截面图与图1的(a)相对应，沿着B-B’虚线所截取的截面图与图8的(a)相对应，沿着C-C’虚线所截取的截面图与图8的(b)相对应。在图9中，沿着A-A’虚线所截取的截面图与图1的(a)相对应，沿着B-B’虚线所截取的截面图与图10的(a)相对应，沿着C-C’虚线所截取的截面图与图10的(b)相对应。
[0060]在图7中示出的并列pn层4的平面图案具有沿着与η型漂移区4a和ρ型分隔区4b布置成一排的方向垂直的方向延伸的条纹状。在图9中示出的并列pn层4的平面图案中，P型分隔区4b和η区4c被布置为格子状，并且ρ型分隔区4b和η区4c中的每个被η型漂移区4a包围。如上所述，可以适当地改变将要布置的η区4c的数量。另外，在图7和图9中，η区4c不形成在元件边缘。场绝缘膜18设置在元件边缘处的并列pn层的表面上。另外，沟道停止区14设置在与元件边缘的最外周。设置沟道停止电极16以与沟道停止区14电连接。
[0061]接下来，将在下面对击穿电压为大约600V的垂直超结MOSFET 50进行详细地说明。以下将对每层和每区的尺寸和杂质浓度进行简要说明。并列Pn层4在深度方向(在下文中，厚度是指在深度方向上从基板开始的距离)上的厚度是36.0 μ m，并列pn层4之间的节距是12.0 μηι,η型漂移区4a和ρ型分隔区4b中的每个的宽度是6.0 μπι，每个区的杂质浓度是3.0X 115Cm 3O直接设置于并列pn层4下方(漏侧)的第一 η缓冲层3具有9 μπι的厚度，并具有1.0X 115Cm 3的杂质浓度，该杂质浓度低于η型漂移区4a的杂质浓度。设置于第一 η缓冲层3下方的第二 η +缓冲层2被设为厚度15 μ m且杂质浓度1.0X10 16cm 3，该杂质浓度高于η型漂移区4a的杂质浓度，使得耗尽层即使在反向恢复运行期间也不延伸。另外，n++漏层I的杂质浓度为2.0X10 18cm 3。
[0062]图4是示出根据本发明的实施例1的超结MOSFET的不同的载流子寿命分布的图。图4的(b)至图4的(d)是示出图4的(a)中示出的垂直超结MOSFET 50的载流子寿命分布的概要图。在每种情况下，使第二 n+缓冲层2的载流子寿命不被控制或者不比并列pn层4和第一缓冲层3的载流子寿命短。除第二缓冲层2以外的任意一个或全部区的载流子寿命被局部性地缩短以提高开关速度。基本上，电子寿命是1.0X 10 5秒，空穴寿命是3.0X 10 6秒。当载流子寿命被缩短时，电子载流子寿命的最小值为1.0X 10 7秒，空穴载流子寿命的最小值为3.0X10 8秒。当在第二 η +缓冲层2中确保了足够数量的载流子时，在反向恢复运行期间获得软恢复波形。因此，由在第二 η+缓冲层2的载流子寿命比其他区的载流子寿命长的图4的(b)至图4的(d)中示出的任一分布均获得高速开关和软恢复波形。
[0063]为了获得4的(b)和图4的(C)中所示的图载流子寿命分布，例如，可以对基板的背表面执行质子照射，并可以执行热处理以局部地控制寿命，以使该寿命在图4的(b)中从并列pn层4的正表面的深度具有峰值(最短)，并且在图4的(c)中从并列pn层4的背表面的深度具有峰值。另外，当铂(Pt)用作寿命扼杀剂，离子被注入到基板的背表面(漏层)并且通过热处理使其扩散时，因为铂很可能在基板的正表面侧偏析，所以得到如图4的(d)中所示的在正表面侧的载流子寿命具有最短倾斜的分布。
[0064]为了明确具有示出于图4的(b)中的载流子寿命分布的根据本发明的垂直超结MOSFET 50(图4的(a))的效果，对具有示出于图2的(b)中的载流子寿命分布的根据相关技术的超结MOSFET 201(图2的(a))的恢复波形进行了测试，其中，没有对图2的(b)的载流子寿命进行调整。测试结果在图3中示出。图3是示出对应于图2中所示的根据相关技术的超结MOSFET以及对应于图1中所示的根据本发明的实施例1的超结MOSFET的反向恢复电流波形的图。图3示出对于超结MOSFET 50和201而言当电源电压为400V，正向电流为20A，反向电流随时间的变化为100A/ μ s时的反向恢复电流波形的模拟结果。对在图4的(a)中示出的超结MOSFET 50而言，氦(He)用作寿命扼杀剂，离子被注入到基板的背表面(漏层)并执行热处理以控制寿命。另外，设定了浓度分布图，其中，浓度在从并列pn层4的源侧表面开始深度为8 μπι的位置有峰值。示出于图4的(a)中的超结M0SFET50的活性区中的pin 二极管1a的面积与MOSFET区域20的面积相等。
[0065]如由图3可知，根据相关技术的超结MOSFET 201具有硬恢复波形，其中，反向恢复时间trrl长，反向恢复电流具有高峰Irpl，增长快速并且振荡剧烈。其原因为，由于没有设置第二缓冲层和内置pin 二极管，因此在正阻断状态下，载流子很有可能在反向恢复期间随着耗尽层的延伸被耗尽。
[0066]相比之下，根据本发明的超结MOSFET 50(在图3中以实施例示出)包括内置pin二极管和杂质浓度比并列pn层中的漂移区的杂质浓度高的第二缓冲层。根据这种结构，大量的载流子被pin 二极管注入，第二缓冲层在反向恢复运行期间用作载流子库，这导致载流子的总数上升。因此，反向恢复电流(Irp)的量增加并且反向恢复时间延长。结果得到软恢复波形。
[0067]由以上所述结果，在实施例1中，获得超结MOSFET的软恢复波形，以高速进行反向恢复运行，并且降低损失。另外，在本发明的实施例1中，在第二 n+缓冲层2和η型第一缓冲层3形成在高浓度n++漏层I (在超结MOSFET 51中只形成η-型第一缓冲层3)上之后，并列pn层4通过多阶段外延法形成，其中，重复执行多次外延生长和光刻以使并列pn层4以相