长之前，可通过氟掺杂载体102的表面区来增加厚分裂栅极氧化物104a的厚度相对于薄分裂栅极氧化物104b的厚度的比。
[0036]此外，如图2B所示，根据各种实施例，源极/漏极区202sd可被提供在载体102中。源极/漏极区202sd可包括相反的掺杂类型的主体区102c或载体102。载体102或载体102的主体区102c可以例如是P型掺杂的，且源极/漏极区202sd可以是η型掺杂的。可替换地，载体102或载体102的主体区102c可以例如是η型掺杂的，且源极/漏极区202sd可以是P型掺杂的。此外，根据各种实施例，源极/漏极区202sd可包括轻掺杂漏极区(LDD)。
[0037]根据各种实施例，栅极结构106a、106b可包括多晶硅，例如掺杂多晶硅。例如通过经由离子注入来掺杂提供在分裂栅极氧化物104a、104b之上的多晶硅，可形成栅极结构106a、106b。可通过与用于提供在载体102中的源极/漏极区202sd相同的掺杂工艺来掺杂栅极结构106a、106b。为了增强第二栅极部分106b的导电性，第一栅极部分106a可被掩蔽，且附加的离子注入工艺可被执行。
[0038]根据各种实施例，分裂栅极场效应晶体管结构100可包括在载体102中的电介质结构202i。电介质结构202i可横向限制分裂栅极场效应晶体管100t。例证地，多于一个的分裂栅极场效应晶体管10t可被提供在载体102上，其中分别邻近的分裂栅极场效应晶体管10t可通过电介质结构202i彼此电分离。根据各种实施例，电介质结构202i可包括横向围绕分裂栅极场效应晶体管10t的主体区102c的浅沟槽隔离(STI)和/或深沟槽隔离(DTI)。
[0039]此外，根据各种实施例，分裂栅极场效应晶体管结构100可包括端子206、208以电接触分裂栅极场效应晶体管100t。如在图2B中示意性图示的，源极/漏极端子(电极或触头)208可电接触源极/漏极区202sd，且栅极端子(电极或触头)206可电接触分裂栅极场效应晶体管10t的栅极结构106a、106b。
[0040]根据各种实施例，在第一操作模式中，两个端子206、208可用于例如通过经由在端子206、208处施加写入电压熔融(破坏)薄分裂栅极氧化物104b来将数据写到分裂栅极场效应晶体管10t中。此外，在第二操作模式中，两个端子206、208可用于例如通过在端子206,208处施加小于写入电压的读出电压来从分裂栅极场效应晶体管10t读取数据。在这个方面中，如果分裂栅极场效应晶体管10t被熔融(例如，如果薄分裂栅极氧化物104b被破坏，使得薄分裂栅极氧化物104b不可以使主体区102c与栅极结构106a、106b电隔离)，则穿过分裂栅极场效应晶体管10t的电流可以较大。
[0041]图2C图示根据各种实施例的分裂栅极场效应晶体管结构100的示意性横截面视图，其中侧壁隔板210被提供在分裂栅极场效应晶体管10t处。如已经描述的，分裂栅极场效应晶体管结构100可包括源极/漏极区202sd和横向紧靠第一主体区102a的轻掺杂漏极区2021dd。
[0042]图3图示根据各种实施例的用于处理载体102的方法300的示意性流程图，其中方法300可包括:在310中，用氟掺杂载体102，使得载体102的第一表面区是掺氟的，且载体102的第二表面区是下列中的至少一个:没有氟掺杂或比载体102的第一表面区更少掺氟；以及在320中，使载体102氧化以使第一栅极氧化物从具有第一厚度的载体102的第一表面区生长并同时使第二栅极氧化物从具有不同于第一厚度的第二厚度的载体102的第二表面区生长。图4A到4E分别图示根据各种实施例的在处理期间(例如在方法300被执行期间)的载体102。
[0043]图4A在横截面视图中示意性图示载体102，其中根据各种实施例，例如通过执行离子注入400a以将氟注入到载体102的第一表面区402a中，载体102被部分地掺杂有氟。载体102的其余部分可以例如被覆盖有掩蔽材料以防止在载体102的第一表面区402a之夕卜(例如在载体102的第二表面区402b中或在载体102的另外的表面区中)(参见图5)的氟的注入。
[0044]根据各种实施例，载体102的氟掺杂可包括提供在第一表面区402a中的大于大约114 cm'3 (例如在从大约114 cm_3到大约10 19 cm_3的范围内，例如在从大约10 14 cm_3到大约1is cm—3的范围内，例如在从大约117 cm—3的范围内)的氟掺杂浓度(例如峰值掺杂浓度)。此外，氟可被注入有大约115 cm_2的剂量，具有大约15 keV的注入能量，具有零倾斜和零扭曲。根据各种实施例，载体102的氟掺杂可被所施加的注入工艺和所提供的热预算影响。根据各种实施例，被注入有大约115 cm_2的剂量的氟可导致在载体102的表面之下在大约2 Pm的深度中大约117 cm_3的氟的最终峰值浓度(在栅极氧化物已经被形成之后)。在这个方面中，氟的浓度可以大于S頂S分析(辅助离子质谱法)的检测限制(例如112
-3 \
cm )0
[0045]根据各种实施例，载体102的掺氟的第一表面区402a的深度可以在从大约几纳米到大约几微米的范围内。根据各种实施例，载体102的第一表面区402a可限定晶片的区，其中分裂栅极场效应晶体管结构100将被形成，因为氟掺杂可增强厚分裂栅极氧化物104a的第一部分204a的生长速度。
[0046]根据各种实施例，载体102可包括在载体102的第一表面区402a之外(旁边)的氟杂质。然而，在第一表面区402a中的掺氟浓度可以比在第一表面区402a之外的载体102的其余部分中更大(例如大一个数量级或几个数量级)。
[0047]如图4B所示，第一栅极氧化物204a可通过使载体102氧化(例如通过执行如已经描述的第一生长工艺400b)来从载体102的第一表面区402a生长。通过相同的第一生长工艺400b，第二栅极氧化物404a可从载体102的第二表面区402b生长或第二栅极氧化物404a可在载体102的第一表面区402a之外生长。因为第一栅极氧化物204a的生长速度405a可以大于第二栅极氧化物404a的生长速度405b，第一栅极氧化物204a的厚度可以大于第二栅极氧化物404a的厚度，虽然恰好相同的生长工艺400b (氧化工艺)已经被应用。
[0048]如图4C所示，根据各种实施例，第一栅极氧化物204a可部分地被移除(图案化)，使得紧靠剩余的第一栅极氧化物204a的第一表面区402a被部分地暴露。
[0049]根据各种实施例，在图案化第一栅极氧化物204a之后，氧化物层204b、104b可在载体102的部分地暴露的第一表面区402a之上和剩余的第一栅极氧化物204a之上形成，如图4D所示。因此，第二生长工艺400d可被执行，如已经描述的，其包括例如使载体102氧化以使第三栅极氧化物104b从载体102的暴露的第一表面区402a生长并使图案化的第一栅极氧化物204a继续生长到双重栅极氧化物204a、204b。
[0050]因此，根据各种实施例，分裂栅极氧化物结构可被提供在可以是分裂栅极场效应晶体管结构100或分裂栅极场效应晶体管10t的一部分的载体102的第一表面区402a之上，如本文所述的。分裂栅极氧化物结构可包括厚分裂栅极氧化物204a、204b(双层栅极氧化物)和薄分裂栅极氧化物104b (单层栅极氧化物)。
[0051]根据各种实施例，第二生长工艺400d可包括将进一步使第二栅极氧化物404a生长以提供在第二表面区402b中的双重栅极氧化物404a、404b。在载体102的第二表面区402b中的双重栅极氧化物404a、404b可提供第二类型的场效应晶体管的栅极氧化物结构，该场效应晶体管被提供在载体102上，如前所述。
[0052]如图4E所示，根据各种实施例，第二生长工艺400d可包括使载体102氧化以使第四栅极氧化物404c从载体102的第三表面区402c生长。在载体102的第三表面区402c中的单栅极氧化物404c可提供第一类型的场效应晶体管的栅极氧化物结构，该场效应晶体管被提供在载体102上，如前所述。
[0053]例证地，通过执行第一生长工艺400b和第二生长工艺400d，分裂栅极氧化物结构104a、104b可被提供在载体102的第一表面区402a之上，分裂栅极氧化物结构104a、104b包括厚(双重)分裂栅极氧化物104a和薄(单)分裂栅极氧化物104b，且此外，可为载体102上的第二类型的场效应晶体管提供厚(双重)栅极氧化物404a、404b，以及可为载体102上的第一类型的场效应晶体管提供薄(单)栅极氧化物404c。
[0054]此外，根据各种实施例，栅极结构可被提供在分裂栅极氧化物结构104a、104b之上、在第二类型的FET的厚(双重)栅极氧化物404a、404b之上以及在第一类型的FET的薄(单)栅极氧化物404c之上。这可通过沉积多晶硅层、图案化所沉积的多晶硅层并掺杂多晶硅层来执行。如已经描述的，可为分裂栅极场效应晶体管100t、第一类型的场效应晶体管和第二类型的场效应晶体管提供源极/漏极结构。
[0055]图5在示意性横截面视图中图示分裂栅极场效应晶体管结构100，其中分裂栅极场效应晶体管结构100可被配置为基于反熔丝的OTP NVM，其包括具有薄分裂栅极氧化物104b的编程晶体管和具有厚分裂栅极氧化物204a、204b的选择晶体管。
[0056]图6示出根据各种实施例的分裂栅极场效应晶体管结构100的剖面600a的示意图和分裂栅极场效应晶体管结构100的剖面600a的对应等效电路图600b。如已经描述的，分裂栅极场效应晶体管结构100可包括设置在载体102的第二主体区102b之上(在第一表面区402a之上)的具有厚度605d的薄分裂栅极氧化物104b，其中薄分裂栅极氧化物104b被覆盖有掺杂多晶硅作为在薄分裂栅极氧化物104b之上的栅极106b。为了破坏薄分裂栅极氧化物104b，(写入)电压602可被施加在薄分裂栅极氧化物104b处，其中由于电压602(例如大于3V)，栅极106b的掺杂多晶硅可被部分地耗尽。例证地，耗尽区607可在具有厚度607d的栅极106b的掺杂多晶硅中形成，且作为结果，薄分裂栅极氧化物104b可能更难以破坏，或换句话说，如果施加(写入)电压602，则薄分裂栅极氧化物104b不可以可靠破坏。如在等效电路图600b中所示的，薄分裂栅极氧化物104b和栅极106b的耗尽区607可充当串联的两个电容器604、606。在相当大的多晶硅(poly)耗尽的情况下，熔融电压的显著的电压降出现在多晶硅中。在薄分裂栅极氧化物之上的电压降可能对于IT位单元(分裂沟道基于反熔丝的OTP NVM)的正确(可靠)熔融是不足够的。
[0057]为了更可靠的熔融，(在OTP熔丝单元区域中的栅极106b的)多晶硅耗尽可被减小，而没有对技术/芯片的其它部分的影响，例如不影响在第一表面区402a之外的FET。
[0058]根据各种实施例，在薄分裂栅极氧化物104b (在OTP熔丝单元区域中)之上的栅极106b的多晶硅(poly)可被掺杂以防止形成或以减小在栅极106b中的耗尽区607的厚度。
[0059]例证地，可执行到OTP单元的熔丝区域的多晶硅栅极106b中的