晶体管及其形成方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种晶体管及其形成方法。
【背景技术】
[0002]随着半导体集成电路的集成度越来越高，对晶体管性能的要求也日益增高，因此，对于晶体管可靠性的要求随之提高。在常规的CMOS(互补金属氧化物半导体，Complementary Metal Oxide Semiconductor)器件的制造工艺中，偏压温度不稳定性(Bias Temperature Instability,简称BTI)是评判可靠性的参考因素之一。
[0003]在评价PMOS晶体管的可靠性时，负偏压温度不稳定性(Negative BiasTemperature Instability,简称NBTI)是一个主要的参考因素。引起负偏压温度不稳定性的机理在于:PM0S晶体管在负偏置栅极电压和高温的作用下，PMOS晶体管栅氧化层与衬底之间的界面处氢硅键断裂，从而产生界面缺陷电荷，继而造成PMOS晶体管的阈值电压和饱和漏极电流发生漂移。
[0004]在评价NMOS晶体管的可靠性时，正偏压温度不稳定性(Positive BiasTemperature Instability,简称PBTI)是一个主要的参考因素。不过，对于常规的NMOS晶体管来说，由于正偏压温度不稳定性并不明显，因此正偏压温度不稳定性并不是评价NMOS晶体管可靠性的一个主要因素。
[0005]然而，随着集成电路的设计节点的不断减小，高K金属栅(High K Metal Gate,简称HKMG)结构晶体管已逐步取代传统的以S12作为栅介质层、以多晶硅作为栅极的晶体管。对于高K金属栅结构的NMOS晶体管来说，高K介质层材料所形成的栅介质层本身带有缺陷，而所述缺陷会形成大量的载流子陷阱，该载流子陷阱容易捕获高K栅介质层和硅衬底中的电子，从而产生快速充放电现象。由于所述栅介质层内的缺陷影响，导致高K金属栅结构的NMOS晶体管受到正偏压温度不稳定性的影响更为严重，导致晶体管的可靠性下降、寿命减少。
【发明内容】
[0006]本发明解决的问题是提供一种晶体管及其形成方法，所述晶体管的可靠性提高。
[0007]为解决上述问题，本发明提供一种晶体管，包括:提供衬底，所述衬底包括有源区、以及位于所述有源区周围的隔离结构，所述隔离结构的材料包括氧离子；至少在衬底有源区表面形成栅极结构，所述栅极结构包括栅介质层和位于栅介质层表面的栅极层，所述栅介质层的材料为高K介质材料，所述栅极结构至少一端延伸至所述隔离结构表面，所述隔离结构与所述栅介质层之间的接触面积大于预设面积；在栅极结构两侧的有源区内形成源漏区；在形成所述栅介质层之后，至少进行一次热处理过程，使隔离结构中的氧离子扩散入栅介质层内。
[0008]可选的，所述栅介质层的材料包括Hf基材料，所述Hf基材料包括Hf02或HfS1。
[0009]可选的，所述源漏区内掺杂有N型离子，所述N型离子包括P离子、As离子或Sb离子。
[0010]可选的，所述隔离结构的材料为氧化硅或氮氧化硅。
[0011]可选的,所述预设面积小于0.01 μ m2。
[0012]可选的，所述接触面积为0.01 μ m2?100 μ m2。
[0013]可选的，所述接触面平行于栅极结构侧壁方向的尺寸为0.01 μπι?10 μ m，所述接触面垂直于栅极结构侧壁方向的尺寸为0.01 μ m?10 μ m。
[0014]可选的，所述栅极结构的一端或两端延伸至隔离结构表面。
[0015]可选的，所述栅极层的材料为金属，所述金属包括铜、钨、铝、钛、氮化钛、钽、氮化钽中的一种或多种组合。
[0016]可选的，所述栅极结构投影于衬底表面的图形为条形。
[0017]可选的，所述栅极结构的数量大于或等于I ;当所述栅极结构的数量大于I时，若干栅极结构平行排列。
[0018]可选的，所述衬底内具有若干有源区，所述隔离结构位于相邻有源区之间，所述栅极结构横跨于若干相邻有源区表面和隔离结构表面，且位于相邻有源区之间的栅极结构与所述隔离结构之间的接触面积大于预设面积。
[0019]可选的，还包括:在源漏区表面形成导电插塞。
[0020]可选的，还包括:在栅极结构顶部表面形成导电插塞。
[0021 ] 可选的，所述导电插塞的材料为金属，所述金属包括铜、钨、铝、钛、氮化钛、钽、氮化钽中的一种或多种组合。
[0022]可选的，所述栅极结构的形成工艺包括:至少在所述衬底的有源区表面形成伪栅极结构，所述伪栅极结构包括伪栅极层，所述伪栅极层的材料为多晶硅，所述伪栅极结构至少一端延伸至所述隔离结构表面，所述隔离结构与所述伪栅极结构之间的接触面大于预设面积；在所述伪栅极结构两侧的衬底有源区内形成源漏区；在衬底表面形成覆盖伪栅极结构侧壁的介质层，所述介质层的表面与伪栅极结构表面齐平；去除所述伪栅极结构，在介质层内形成开口 ；在所述开口内形成栅极结构，所述栅极结构包括栅介质层和位于栅介质层表面的栅极层，所述栅介质层的材料为高K介质材料。
[0023]可选的，所述伪栅极结构还包括位于衬底表面的伪栅介质层，所述伪栅极层位于所述伪栅介质层表面。
[0024]可选的，所述伪栅介质层的材料为氧化硅，在形成所述开口时，去除所述伪栅极层和伪栅介质层，并暴露出衬底表面；在形成栅极结构时，在所述开口内形成栅介质层；在栅介质层表面形成栅极层。
[0025]可选的，所述伪栅介质层的材料为高K介质层，在形成所述开口时，去除所述伪栅极层，并暴露出伪栅介质层表面；在形成栅极结构时，在所述开口内形成栅极层，所述伪栅介质层作为栅介质层。
[0026]相应的，本发明还提供一种采用上述任一项方法所形成的晶体管，包括:衬底，所述衬底包括有源区、以及位于所述有源区周围的隔离结构，所述隔离结构的材料包括氧离子；至少位于衬底有源区表面的栅极结构，所述栅极结构包括栅介质层和位于栅介质层表面的栅极层，所述栅介质层的材料为高K介质材料，所述栅极结构至少一端延伸至所述隔离结构表面，所述隔离结构与所述栅介质层之间的接触面积大于预设面积；位于栅极结构两侧的衬底内有源区内的源漏区。
[0027]与现有技术相比，本发明的技术方案具有以下优点:
[0028]本发明的形成方法中，衬底包括有源区以及位于有源区周围的隔离结构，而位于有源区表面的栅极结构至少一端延伸至所述隔离结构表面，且所述隔离结构与所述栅极结构之间的接触面积大于预设面积。由于所述栅介质层的材料为高K介质材料，而所述高K介质材料中具有缺陷，所述缺陷大部分为氧空位，所述缺陷会形成大量载流子陷阱，能够捕获载流子，尤其是NMOS晶体管中的电子。而所述栅极结构至少一端形成于所述隔离结构表面，使得所述栅介质层与所述隔离结构相接触，而所述隔离结构的材料包括氧离子，所述隔离结构中的氧离子能够受到晶体管工艺制程中的热量驱动，向所述栅介质层内扩散，而且所述氧离子能够填补高K介质材料中的缺陷，从而消除栅介质层内的载流子陷阱。此外，由于所述隔离结构与后续形成的栅介质层之间接触面积大于预设面积，所述接触面积较大，在后续的热处理过程中，即使所述热处理时间有限，也能够使得较多的隔离结构中的氧离子能够进入栅介质层内，所述氧离子能够充分填补缺陷，消除载流子陷阱。因此，所述高K金属栅结构的NMOS晶体管的正偏温度不稳定效应和热载流子注入效应得到抑制，晶体管的可靠性被极大地提高。
[0029]进一步，所述栅介质层的材料包括HfO2或HfS1，则所述栅介质层内具有较多缺陷，且所述缺陷能够形成捕获电子的陷阱，而隔离结构中的氧离子扩散入所述栅介质层内之后，能够进入所述缺陷填补陷阱，从而提高晶体管的可靠性。
[0030]进一步，所述隔离结构的材料为氧化硅或氮氧化硅，即所述隔离结构的材料中具有氧离子，所述氧离子能够受到热驱动而向相接触的栅介质层内扩散，并进一步向位于有源区表面的栅介质层内扩散，从而填补栅介质层内的载流子陷阱，提高晶体管的可靠性。
[0031]进一步，所述接触面积为0.01 μ m2?100 μ m2，而隔离结构与所述栅极结构之间的接触面积大于所述预设面积，因此所述隔离结构与栅介质层的接触面积较大，则较多隔离结构内的氧离子能够扩散到栅介质层内，使得栅介质层内的缺陷能够被充分填补，使得晶体管的可靠性提高。
[0032]本发明的晶体管中，衬底包括有源区以及位于有源区周围的隔离结构，所述栅极结构至少一端延伸至所述隔离结构表面，且所述隔离结构与所述栅极结构之间的接触面积大于预设面积。所述栅介质层的材料为高K介质材料，所述隔离结构的材料包括氧离子，所述隔离结构中的氧离子能够受到工艺制程中的热量驱动而向所述栅介质层内扩散，并能够填补高K介质材料中的缺陷，以消除栅介质层内的载流子陷阱。而且，所述隔离结构与所述栅极结构之间的接触面积大于预设面积，所述接触面积较大，则较多的