的半导体层24c并且完全延伸通过衬底24的绝缘体层24b的开口 40b。在图11D中示出了蚀刻工艺的结果。
[0061]然后，使开口 40b衬有绝缘衬层230，随后是金属衬层50，然后用金属材料52填充开口 40b。绝缘衬层230可以包括绝缘材料，诸如SiN。衬层50可以包括TiN或者TiC，并且金属导体材料52可以包括W。可以使用如本领域中已知的化学汽相沉积(CVD)工艺执行加衬和填充操作。该沉积的结果可以产生来自覆盖掩模38的衬层和填充材料产生材料。执行化学机械抛光(CMP)操作将材料去除到掩模38的高度。在图10E中示出了填充和抛光工艺的结果。
[0062]此时，制造工艺继续如图2F至图2Q以产生如在图9中示出的集成电路。在图10A至图10E的制造工艺步骤之后，图2F至图2Q的制造工艺步骤以引用的方式并入。
[0063]该工艺可以进一步包括:将底部半导体衬底层24a减薄到浅沟槽隔离结构的底部的高度。这会使在每个有源区域34中的底部半导体衬底层24a隔离。然后，可以使隔离的底部半导体衬底层24a被接触，例如按照本领域中已知的方式用于偏置阱，从而为每个晶体管设置背侧栅极区域232。
[0064]前述说明已经以举例说明的方式和非限制性示例提供了对本发明的一个或者多个示例性实施例的信息性说明。然而，当结合附图和所附权利要求书进行阅读之后，有鉴于前述说明，对本领域技术人员而言，各种修改和更改可以变得显而易见。然而，本发明的教导的所有这类和相似修改将仍落入如所附权利要求书中所限定的本发明的范围内。
【主权项】
1.一种集成电路晶体管，包括: 衬底，包括绝缘层和上覆半导体层，所述衬底包括延伸进入所述绝缘层中的沟槽； 金属材料，至少部分地填充在所述绝缘层中的所述沟槽，以形成埋置在所述衬底中的源极接触； 源极区域，由所述上覆半导体层形成，所述源极区域位于所述源极接触的顶上并且与所述源极接触电接触； 沟道区域，在所述上覆半导体层中，与所述源极区域相邻； 栅极电介质，在所述沟道区域的顶上；以及 栅极电极，在所述栅极电介质的顶上。2.根据权利要求1所述的晶体管，其中所述衬底包括绝缘体上硅(SOI)衬底，所述绝缘体上硅衬底进一步包括在所述绝缘层之下的基础衬底层。3.根据权利要求2所述的晶体管，其中所述SOI衬底是超薄本体和埋置氧化物(UTBB)类型的。4.根据权利要求3所述的晶体管，其中所述沟槽延伸通过所述绝缘层并且进入所述基础衬底层中。5.根据权利要求4所述的晶体管，其中所述源极接触进一步包括绝缘材料的层，所述绝缘材料的层围绕所述源极接触，并且使所述源极接触与所述绝缘层隔离并且与所述基础衬底层隔离。6.根据权利要求2所述的晶体管，进一步包括浅沟槽隔离结构，所述浅沟槽隔离结构将用于所述晶体管的有源区域隔离，以及其中在所述有源区域中的所述基础衬底层形成了用于所述晶体管的背侧栅极。7.根据权利要求1所述的晶体管，其中所述源极接触进一步包括硅化物区域。8.根据权利要求1所述的晶体管，其中所述源极接触进一步包括电介质材料的层，所述电介质材料的层围绕所述源极接触并且使所述源极接触与所述绝缘层隔离。9.根据权利要求8所述的晶体管，其中所述源极接触形成电容器的第一电极，而所述电介质材料的层形成所述电容器的电介质。10.根据权利要求1所述的晶体管，其中所述栅极电极包括侧表面，以及其中所述栅极电介质不存在于所述栅极电极的所述侧表面上。11.根据权利要求1所述的晶体管，其中所述沟道区域和所述源极区域由不同的外延生长的半导体材料形成。12.根据权利要求1所述的晶体管，其中所述衬底具有底表面并且进一步包括导电元件，所述导电元件从所述底表面延伸进入所述衬底中。13.根据权利要求12所述的晶体管，其中所述导电元件是散热器或者电接触中的一种。14.根据权利要求13所述的晶体管，其中所述电接触定位为与所述沟道区域相邻。15.根据权利要求13所述的晶体管，其中所述电接触定位为与所述源极接触相邻。16.根据权利要求15所述的晶体管，其中所述源极接触进一步包括电介质材料的层，所述电介质材料的层围绕所述源极接触并且使所述源极接触与所述绝缘层隔离。17.根据权利要求16所述的晶体管，其中所述源极接触形成电容器的第一电极，所述电介质材料层形成所述电容器的电介质，而所述电接触形成所述电容器的第二电极。18.根据权利要求1所述的晶体管，其中所述衬底包括绝缘体上硅(SOI)衬底，所述绝缘体上硅衬底进一步包括在所述绝缘层之下的基础衬底层，以及其中所述沟槽延伸穿过所述绝缘层并且进入所述基础衬底层中。19.根据权利要求18所述的晶体管，其中所述源极接触进一步包括电介质材料的层，所述电介质材料的层围绕所述源极接触并且使所述源极接触与所述绝缘层隔离并且与所述基础衬底层隔离。20.根据权利要求19所述的晶体管，其中所述源极接触形成电容器的第一电极，所述电介质材料的层形成所述电容器的电介质，而所述基础衬底层形成所述电容器的第二电极。21.根据权利要求1所述的晶体管，进一步包括栅极接触，所述栅极接触从所述栅极电极上方延伸以实现与所述栅极电极的电接触。22.根据权利要求1所述的晶体管，其中所述栅极接触侧向地延伸超出所述栅极电极的范围。23.根据权利要求1所述的晶体管，其中所述栅极接触侧向地延伸超出所述栅极电极的范围，至在所述源极区域竖直上方的位置。24.—种方法，包括: 在衬底中形成沟槽；用金属材料至少部分地填充所述沟槽，以形成埋置在所述衬底中的源极接触； 在所述源极接触上方外延生长源极区域； 外延生长沟道区域，所述沟道区域定位为与所述源极区域相邻； 在所述沟道区域的顶上设置栅极电介质；以及 在所述栅极电介质上形成栅极电极。25.根据权利要求24所述的方法，其中所述衬底包括绝缘体上硅(SOI)衬底，所述绝缘体上硅衬底在基础衬底层与半导体层之间包括绝缘体层，其中所述源极区域从所述半导体层外延生长而成，而所述沟道区域从所述半导体层外延生长而成，以及其中形成所述沟槽包括将所述沟槽形成为延伸通过所述半导体层并且进入所述绝缘体层中。26.根据权利要求25所述的方法，其中形成所述沟槽进一步包括:将所述沟槽形成为延伸通过所述半导体层和所述绝缘体层并且进入所述基础衬底层中。27.根据权利要求26所述的方法，进一步包括:形成电介质材料的层，所述电介质材料的层围绕所述源极接触并且使所述源极接触与所述绝缘体层隔离并且与所述基础衬底层隔离。28.根据权利要求24所述的方法，进一步包括:在所述埋置的源极接触的顶部与所述源极区域的底部之间，形成硅化物区域。29.根据权利要求24所述的方法，进一步包括:形成电介质材料的层，所述电介质材料的层围绕所述源极接触并且使所述源极接触与所述衬底隔离。30.根据权利要求29所述的方法，进一步包括:在所述衬底中形成电容器，其中所述源极接触形成电容器的第一电极，而所述电介质材料的层形成所述电容器的电介质。31.根据权利要求24所述的方法，其中所述衬底具有底表面，并且进一步包括:形成从所述底表面延伸进入所述衬底中的导电元件。32.根据权利要求24所述的方法，进一步包括:形成栅极接触，所述栅极接触从所述栅极电极上方延伸以实现与所述栅极电极的电接触。33.根据权利要求32所述的方法，其中形成所述栅极接触包括:将所述栅极接触形成为侧向地延伸超出所述栅极电极的范围。
【专利摘要】本发明的各个实施例涉及用于集成电路晶体管器件的背侧源极-漏极接触及其制作方法。集成电路晶体管形成在衬底上和在衬底中。用金属材料至少部分地填充在衬底中的沟槽，以形成埋置在衬底中的源极(或者漏极)接触。衬底进一步包括外延生长在源极(或者漏极)接触上方的源极(或者漏极)区域。衬底进一步包括与源极(或者漏极)区域相邻的沟道区域。在沟道区域的顶上设置栅极电介质并且在栅极电介质的顶上提供栅极电极。衬底优选地是绝缘体上硅(SOI)类型。
【IPC分类】H01L29/417, H01L27/092, H01L21/8238, H01L21/28
【公开号】CN105280643
【申请号】CN201510026032
【发明人】J·H·张, W·克利迈耶
【申请人】意法半导体公司
【公开日】2016年1月27日
【申请日】2015年1月19日
【公告号】US9209305, US20150357477, US20160056249