先省略图示，但在η—型漂移层DRT的表面上，以覆盖层间绝缘膜IL及开□部OP的内部(侧面及底面)的方式，例如利用喷镀法，堆积例如由镍膜(Ni膜)构成的第一金属膜。该第一金属膜的厚度例如是0.05μπι左右。之后，通过实施500?900°C的热处理，在开口部OP的底面，使第一金属膜与η—型漂移层DRT反应，例如在露出于开口部OP的底面的η+型源区域SR的一部分及ρ++型电位固定层EPF的各自的表面形成由镍硅化物层(NiSi层)构成的金属硅化物层SL1。并且，利用湿蚀刻法除去未反应的第一金属膜。湿蚀刻法例如使用过硫酸水。
[0113]接着，省略图示，但在基板IS的背面例如利用喷镀法堆积第二金属膜。该第二金属膜的厚度例如是0.Ιμπι左右。
[0114]并且，如图15所示，通过实施800?1200°C的热处理，使第二金属膜与基板IS反应，以覆盖形成于基板IS的背面侧的η+型漏极区域DR的方式形成金属硅化物层SL2。之后，以覆盖金属硅化物层SL2的方式，形成漏电极DE。漏电极DE的厚度例如是0.4μπι左右。
[0115]接着，省略图示，但利用将抗蚀图形作为掩膜的干蚀刻法加工层间绝缘膜IL，形成到达栅电极GE的开口部。
[0116]并且，如图1所示，在包括到达形成于η+型源区域SR的一部分及ρ++型电位固定层EPF的各个的表面上的金属硅化物层SLI的开口部OP及到达栅电极GE的开口部(省略图示)的内部的层间绝缘膜IL上堆积第三金属膜。该第三金属膜例如由钛膜(Ti膜)、氮化钛膜(TiN膜)及铝膜(Al膜)的层叠膜构成。铝膜的厚度期望例如是2.Ομπι以上。接着，通过加工第三金属膜，形成借助于金属硅化物层SLl与η+型源区域SR的一部分电连接的源电极SE以及与栅电极GE电连接的栅电极用配线(省略图示)。之后，在栅电极GE、源电极SE及漏电极DE上分别电连接外部配线。
[0117]这样，根据本实施方式一，在使用了碳化硅的SiC功率MOSFET中，使栅电极GE为两层，即，作为损害抑制层形成200nm以下的多结晶硅膜PFl，作为电阻减小层形成具有由栅电极电阻的设计决定的膜厚的多结晶硅膜PF2，从而能将“脱落损坏密度”抑制为与Si功率MOSFET相同，并能实现由装置动作的观点要求的栅电极电阻。
[0118](实施方式二)
[0119]与上述实施方式一不同之处在于代替多结晶硅膜PF2，采用金属硅化物层SL3。
[0120]〈SiC 功率 MOSFET 的结构〉
[0121]对构成本实施方式二的宽禁带宽度半导体装置的η信道型SiC功率MOSFET的构造进行说明。图16是本实施方式二的SiC功率MOSFET的主要部分剖视图。
[0122]如图16所示，在由碳化硅构成的η+型基板IS的表面及背面，栅电极GE的结构以外与图1所示的上述实施方式一的SiC功率MOSFET的结构相同。
[0123]栅电极GE由多结晶硅膜PFl和金属硅化物层SL3构成。图16所示的多结晶硅膜PFl与在上述实施方式一中所述的多结晶硅膜PFl相同，是由200nm以下的膜厚形成的膜，本实施方式二的多结晶硅膜PFl的效果与上述实施方式一的场合相同。即，通过与栅绝缘膜GOX接触地形成200nm以下的膜厚的多结晶硅膜PF1，如图2所示，能将“脱落损坏密度”抑制为与Si功率MOSFET近似的水平。但是，当只由多结晶硅膜PFl构成栅电极GE时，其膜厚具有上限，为200nm，S卩，在栅电极GE的薄片电阻上存在下限，因此，存在无法将栅电极电阻减少至装置动作的观点所要求的水平。因此，在上述实施方式一中，还在多结晶硅膜PFl上形成用于减小栅电极电阻的多结晶硅膜PF2。相对于此，在本实施方式二中，代替该多结晶硅膜PF2，通过在多结晶硅膜PFl上形成金属硅化物层SL，实现期望的栅电极电阻。
[0124]特别地，在本实施方式二中，作为栅电极GE的电阻减小层，使用电阻率比多结晶硅膜PF2小的金属硅化物层SL3，因此，在得到相同的栅电极电阻的情况下，能够使金属硅化物层SL3的膜厚比多结晶硅膜PF2的膜厚薄。这种情况在图16中意味栅电极GE的高度变低，由此，能较低地抑制开口部OP的展玄比。其结果，因为即使缩小栅电极GE间的距离，开口部OP的展玄比也不会变高，因此，能提高加工容易性。这种情况意味着，根据本实施方式二的SiC功率MOSFET，能提高元件密度。因此，根据本实施方式二，能得到与上述实施方式一相同的效果，另外，也能实现半导体装置的小型化。
[0125]〈SiC功率MOSFET的制造方法〉
[0126]本实施方式二的SiC功率MOSFET如上述那样构成，下面，参照【附图说明】其制造方法。
[0127]首先，直到图17的工序与在上述实施方式一中使用图5?图9说明的内容相同。即，在直到图17的工序中，如图9所示，200nm以下的膜厚的多结晶硅膜PFl沿基板(晶圆HS的表面整个面成膜。
[0128]接着，如图17所示，在多结晶硅膜PFl的表面上，例如利用喷镀法，堆积例如由镍膜构成的第四金属膜。该第四金属膜的厚度例如是0.05μπι。接着，通过实施500?900°C的热处理，在多结晶硅膜PFl上的整个面使第四金属膜与多结晶硅膜PFl反应，形成金属硅化物层SL3。
[0129]并且，如图18所示，在金属硅化物层SL3上形成抗蚀图形RP4。之后，将抗蚀图形PR4作为掩膜，通过利用干蚀刻法加工多结晶硅膜PFl及金属硅化物层SL3，形成由多结晶硅膜PFl和金属硅化物层SL3的层叠膜构成的栅电极GE。
[0130]以后的工序是与上述实施方式一中的形成层间绝缘膜IL、开口部0P、金属硅化物层SL1、源电极SE、金属硅化物层SL2、漏电极DE的工序相同的工序，即使在本实施方式二中也形成这些构成要素。之后，在栅电极GE、源电极SE及漏电极DE上分别电连接外部配线。
[0131]这样根据本实施方式二，在使用了碳化硅的SiC功率MOSFET中，使栅电极GE为两层，即，作为损害抑制层形成200nm以下的膜厚的多结晶硅膜PFl，并且，作为电阻减小层在多结晶硅膜PFl的上面利用硅化物反应形成金属硅化物层SL3。由此，即使在本实施方式二的SiC功率MOSFET中，也能将“脱落损坏密度”抑制为与Si功率MOSFET—致，实现装置动作的观点所要求的栅电极电阻。
[0132](实施方式三)
[0133]与上述实施方式一的不同点在于代替多结晶硅膜PF2，采用金属膜MF。
[0134]〈SiC 功率 MOSFET 的结构〉
[0135]对构成本实施方式三的宽禁带宽度半导体装置的η信道型SiC功率MOSFET的结构进行说明。图19是本实施方式三的SiC功率MOSFET的主要部分剖视图。
[0136]如图19所示，在由碳化硅构成的η+型基板IS的表面及背面中，栅电极GE的结构以外与图1所示的上述实施方式一中的SiC功率MOSFET的结构相同。
[0137]栅电极GE由多结晶硅膜PFl和金属膜MF构成。图19所示的多结晶硅膜PFl与在上述实施方式一中所述的多结晶硅膜PFl相同，是由200nm以下的膜厚形成的膜，本实施方式三的多结晶硅膜PFl的效果与上述实施方式一的情况相同。即，通过与栅绝缘膜GOX接触地形成200nm以下的膜厚的多结晶硅膜PFl，如图2所示，能够将“脱落损坏密度”抑制为与Si功率MOSFET近似的水平。但是，当只由多结晶硅膜PFl构成栅电极GE时，其膜厚只能到200nm，具有上限，即，在栅电极GE的薄片电阻上具有下限，因此，存在无法将栅电极电阻减小至装置动作的观点所要求的水平。因此，在上述实施方式一中，还在多结晶硅膜PFl上形成用于减小栅电极电阻的多结晶硅膜PF2 ο相对于此，在本实施方式三中，代替该多结晶硅膜PF2，通过在多结晶硅膜PFl上形成金属膜MF，实现期望的栅电极电阻。
[0138]特别地，即使本实施方式三，由于作为栅电极GE的电阻减小层也使用比多结晶硅膜PF2电阻率小的金属膜MF，因此，在得到相同的栅电极电阻的情况下，能够使金属膜MF的膜厚比多结晶硅膜PF2的膜厚薄。这种情况意味着，在图19中，栅电极GE的高度变低，由此，能较低地抑制开口部OP的展玄比。其结果，因为即使缩小栅电极GE间的距离，开口部OP的展玄比也不会高，因此，能提高加工容易性。这种情况意味着，根据本实施方式三的SiC功率MOSFET，能提高元件密度。因此，根据本实施方式三，能得到与上述实施方式一相同的效果，并且，还能实现半导体装置的小型化。
[0139]〈SiC功率MOSFET的制造方法〉
[0140]本实施方式三的SiC功率MOSFET如上述那样构成，下面，参照【附图说明】其制造方法。
[0141]首先，直到图20的工序与在上述实施方式一中使用图5?图9说明的内容相同。即，在直到图20的工序中，如图9所示，200nm以下的膜厚的多结晶硅膜PFl沿基板(晶圆HS的表面整个面成膜。
[0142]接着，如图20所示，在多结晶硅膜PFl的表面上，例如利用喷镀法，堆积例如由铝膜构成的第五金属膜。该第四金属膜的厚度例如是0.05μηι?0.2μηι左右。
[0143]并且，如图21所示，在金属膜MF上形成抗蚀图形RP4。之后，将抗蚀图形PR4作为掩膜，通过利用干蚀刻法加工多结晶硅膜PFl及金属膜MF，形成由多结晶硅膜PFl和金属膜MF的层叠膜构成的栅电极GE。
[0144]以后的工序是与上述实施方式一中的形成层间绝缘膜IL、开口部0Ρ、金属硅化物层SL1、源电极SE、金属硅化物层SL2、漏电极DE的工序相同的工序，即使在本实施方式三中也形成这些构成要素。之后，在栅电极GE、源电极SE及漏电极DE上分别电连接外部配线。
[0145]这样根据本实施方式三，在使用了碳化硅的SiC功率MOSFET中，使栅电极GE为两层，即，作为损害抑制层形成200nm以下的膜厚的多结晶硅膜PFl，并且，作为电阻减小层形成金属膜MF。由此，即使在本实施方式三的SiC功率MOSFET中，也能将“脱落损坏密度”抑制为与Si功率MOSFET—致，且实现装置动作的观点所要求的栅电极电阻。
[0146](实施方式四)
[0147]与上述实施方式一的不同点在于代替多结晶硅膜PF2，采用金属硅化物层SL3与金属膜MF的层叠膜。
[0148]〈SiC 功率 MOSFET 的结构〉
[0149]对构成本实施方式四的宽禁带宽度半导体装置的η信道型SiC功率MOSFET的结构进行说明。图22是本实施方式四的SiC功率MOSFET的主要部分剖视图。
[0150]