、隐埋接触孔128和外围栅电极侧壁间隔件166f
的步骤。
[0128]制造根据本发明构思的一些实施例的存储器件10b的方法可以包括在隐埋接触孔128中形成第二低电阻绝缘层160b、隐埋接触件阻挡层136和隐埋接触件138的步骤。可以沿着第二源极/漏极区SD2的凹进表面和隐埋接触孔128的内壁形成第二低电阻绝缘层160b。可以沿着第二低电阻绝缘层160b的表面形成隐埋接触件阻挡层136。隐埋接触件138可以接触第二低电阻绝缘层160b，并填充隐埋接触孔128。第二低电阻绝缘层160b可包括例如氧化钛(T12)、氧化钽(Ta2O5)或氧化锌(ZnO)。
[0129]外围栅电极侧壁间隔件166f可覆盖外围栅电极叠层PGS的侧壁。可形成保护层166g以覆盖外围栅电极叠层PGS和外围区域PA。可形成源极/漏极接触孔140，使其贯穿保护层166g以暴露出衬底102的表面。可在源极/漏极接触孔140的底部上形成掺杂有杂质的外围源极/漏极区PSD。可在外围源极/漏极区PSD中形成硅化物层142。硅化物层142可包括杂质，这些杂质可以包括与外围源极/漏极区PSD的杂质类型相同类型的杂质。
[0130]可沿着硅化物层142的表面和源极/漏极接触孔140的内壁形成源极/漏极接触件阻挡区144。可形成源极/漏极接触件146，使其接触源极/漏极接触件阻挡层144的表面，并使其填充源极/漏极接触孔140。
[0131]制造根据本发明构思的一些实施例的存储器件10b的方法可以包括在单元区域CA中形成第一存储电极154的步骤。第一存储电极154可接触隐埋接触件138。可以形成贯穿刻蚀停止层148和第二层间绝缘层150的第一存储电极154。
[0132]在后续过程中，参照图4A和图4B，制造根据本发明构思的一些实施例的存储器件10b的方法可以包括形成存储电容SC的步骤。
[0133]存储电容SC可包括第一存储电极154、沿着第一存储电极154的表面共形地形成的电介质层156、以及与电介质层156的表面接触的第二存储电极158。形成存储电容SC的步骤可以包括:通过去除第二层间绝缘层150，来暴露出位于刻蚀停止层148的上部之上的第一存储电极154。该方法可以包括沿着第一存储电极154的被暴露的表面和刻蚀停止层148的表面共形地形成电介质层156的步骤。该方法可以包括形成与电介质层156接触的第二存储电极158的步骤。
[0134]图15是包括根据本发明构思的一些实施例的存储器件的模块。参照图15，模块500可包括装配在模块基板510上的根据本发明构思的一些实施例的存储器件10a和存储器件100b。模块500还可以包括装配在模块基板510上的微处理器520。可在模块基板510的至少一侧布置输入/输出端子530。
[0135]图16是包括根据本发明构思的一些实施例的存储器件的电子系统的框图。
[0136]参照图16，可将根据本发明构思的一些实施例制造的存储器件10a和存储器件10b应用于电子系统600。电子系统600可包括机身610、微处理器单元620、电源630、功能单元640，以及/或者显示控制器单元650。机身610可以是系统板或带有PCB的母板等。可在机身610中安装或装配微处理器单元620、电源630、功能单元640和显示控制器单元650。显示单元660可被布置在机身610的上表面上或布置在机身610之外。例如，显示单元660可被布置在机身610的表面上，并显示由显示控制器单元650处理的图像。电源630可从外部电源接收恒定的电压、将该电压分为多个不同的电压电平，并且将这些电压提供给微处理器单元620、功能单元640、显示控制器单元650等。微处理器单元620可从电源630接收电压，以控制功能单元640和显示单元660。功能单元640可执行电子系统600的多种不同的功能。例如，当电子系统600是移动电子产品(例如蜂窝电话等)时，功能单元640可包括执行无线通信功能(例如拨号、将图像输出至显示单元660或通过与外部设备670的通信将语音输出至扬声器)的多种不同的部件，并且当电子系统600包含摄像头时，功能单元640可充当图像处理器。在一些实施例中，当电子系统600连接存储卡以扩展容量时，功能单元640可以是存储卡控制器。功能单元640可以通过有线或无线通信单元680与外部设备670交换信号。此外，当电子系统600需要通用串行总线(USB)来扩展功能时，功能单元640可充当接口控制器。在功能单元640中可包括根据本发明构思的一些实施例制造的存储器件10a和存储器件100b。
[0137]图17是包括根据本发明构思的一些实施例的存储器件的电子系统的示意性框图。
[0138]参照图17，电子系统700可包括根据本发明构思的一些实施例的存储器件10a和存储器件100b。
[0139]可将电子系统700应用于移动装置或计算机。例如，电子系统700可包括使用总线进行数据通信的存储系统712、微处理器714、RAM 716和用户接口 718。微处理器714可以对电子系统700进行编程和控制。RAM 716可用作微处理器714的可操作存储器。例如，微处理器714和RAM 716可包括根据本发明构思的一些实施例的存储器件10a和存储器件10b中的一个。可以在单个封装件内部组装微处理器714、RAM 716和/或其他部件。可以使用用户接口 718将数据输入至电子系统700或从电子系统700输出数据。存储系统712可以对微处理器714的可操作代码、由微处理器714处理的数据或者从外面接收的数据进行存储。存储系统712可包括控制器和存储器。
[0140]按照根据本发明构思的一些实施例的存储器件，低电阻绝缘层可介于金属隐埋接触件和硅衬底之间。因而，可以获得费米能级脱钉效应，该效应减小了金属隐埋接触件与硅衬底之间的肖特基势皇。
[0141]由于硅衬底与金属隐埋接触件之间的接触电阻因费米能级脱钉效应而减小，因此改善了接触电阻特性，而没有增加杂质浓度。因而，可以减少泄漏电流，或者尽可能使泄漏电流最小化。
[0142]虽然已经描述了一些实施例，但是所属技术领域的技术人员将易于理解，在不实质性背离本发明的新颖性指教和优点的前提下，可以对各实施例进行多种修改。相应地，所有这些修改均旨在被包括在权利要求书中定义的本发明的范围之内。
【主权项】
1.一种存储器件，包括: 在衬底中具有源极/漏极区的有源区； 与所述有源区交叉的栅线； 低电阻绝缘层，其与所述源极/漏极区的上表面接触； 位于所述源极/漏极区的上表面上的接触件，所述接触件与所述低电阻绝缘层接触且包括导电金属；以及 电连接至所述接触件的存储电容。2.根据权利要求1所述的存储器件，其中所述低电阻绝缘层包括相对于所述源极/漏极区具有较小的导带带阶的金属氧化物。3.根据权利要求2所述的存储器件，其中所述低电阻绝缘层包括氧化钛(T12)、氧化钽(Ta2O5)或氧化锌(ZnO)。4.根据权利要求1所述的存储器件，还包括位于所述低电阻绝缘层与所述接触件之间的阻挡层。5.根据权利要求1所述的存储器件，其中所述低电阻绝缘层位于所述接触件的下表面与所述源极/漏极区的上表面之间。6.根据权利要求1所述的存储器件，其中与所述低电阻绝缘层接触的所述源极/漏极区的上表面不含硅化物。7.根据权利要求1所述的存储器件，其中所述源极/漏极区包括与所述栅线的第一侧相邻的第一源极/漏极区，并且所述低电阻绝缘层包括与所述第一源极/漏极区的上表面接触的第一低电阻绝缘层，并且 其中所述存储器件还包括: 与所述栅线的第二侧相邻的第二源极/漏极区； 位于所述第二源极/漏极区上的位线插塞，所述位线插塞包括导电金属；以及 位于所述位线插塞与所述第二源极/漏极区之间的第二低电阻绝缘层。8.根据权利要求7所述的存储器件，还包括位线，其中所述位线插塞与所述位线具有整体结构，并且所述第二低电阻绝缘层与所述位线插塞和所述位线接触。9.根据权利要求1所述的存储器件，还包括位于衬底的外围区域中的外围有源区，其中所述外围有源区包括外围源极/漏极区以及位于所述外围源极/漏极区中的硅化物层。10.一种集成电路器件，包括: 在衬底中的有源区； 所述有源区中的栅电极； 与所述有源区中的栅电极的一侧相邻的源极/漏极区，所述源极/漏极区包括经掺杂的半导体材料； 位于所述有源区上的层间绝缘层，所述层间绝缘层包括暴露出所述源极/漏极区的上表面的凹进； 位于所述凹进中且包括第一金属的导电插塞；以及 位于所述凹进中且包括第二金属的绝缘层，所述绝缘层在所述源极/漏极区的上表面与所述导电插塞的下表面之间延伸，并与所述经掺杂的半导体材料接触。11.根据权利要求10所述的集成电路器件，其中所述绝缘层包括氧化钛(T12)、氧化钽(Ta2O5)或氧化锌(ZnO)。12.根据权利要求11所述的集成电路器件，其中所述绝缘层在与所述源极/漏极区的上表面垂直的竖直方向上的厚度小于2nm。13.根据权利要求10所述的集成电路器件，其中所述源极/漏极区包括与所述栅电极的第一侧相邻的第一源极/漏极区， 其中所述集成电路器件还包括与所述栅电极的第二侧相邻的第二源极/漏极区，并且 其中所述第一源极/漏极区的掺杂浓度低于所述第二源极/漏极区的掺杂浓度。14.根据权利要求13所述的集成电路器件，还包括含有电极的存储电容，其中所述导电插塞电连接至所述存储电容的电极。15.根据权利要求10所述的集成电路器件，其中所述源极/漏极区的上表面不含硅化物。16.根据权利要求10所述的集成电路器件，其中所述源极/漏极区包括与所述栅电极的第一侧相邻的第一源极/漏极区，所述凹进包括位于所述层间绝缘层中且暴露出第一源极/漏极区的上表面的第一凹进，所述导电插塞包括位于第一凹进中的第一导电插塞，所述绝缘层包括位于第一凹进中的第一绝缘层，并且 其中所述集成电路器件还包括: 与所述栅电极的第二侧相邻的第二源极/漏极区； 第二凹进，其位于所述层间绝缘层中并且暴露出所述第二源极/漏极区的上表面；第二导电插塞，其位于所述第二凹进中且包括第三金属；以及第二绝缘层，其位于所述第二凹进中且包括第四金属，所述第二绝缘层在所述第二源极/漏极区的上表面与所述第二导电插塞的下表面之间延伸，并与所述第二源极/漏极区的上表面接触。17.根据权利要求16所述的集成电路器件，其中所述第二绝缘层包括氧化钛(T12)、氧化钽(Ta2O5)或氧化锌(ZnO)。18.根据权利要求16所述的集成电路器件，还包括位线，其中所述第二导电插塞电连接至所述位线。19.根据权利要求10所述的集成电路器件，还包括阻挡层，其包括阻挡金属且位于所述绝缘层与所述导电插塞之间。20.根据权利要求10所述的集成电路器件，其中所述绝缘层位于所述凹进的内壁上。
【专利摘要】本发明提供了存储器件和集成电路器件。该集成电路器件可包括有源区、有源区中的栅电极以及与有源区中的栅电极的一侧相邻的源极/漏极区。源极/漏极区可包括经掺杂的半导体材料。该器件还可包括位于有源区上的层间绝缘层，并且该层间绝缘层可包括暴露出源极/漏极区的上表面的凹进。该器件还可包括导电插塞，其位于凹进中且包括第一金属；以及绝缘层，其位于凹进中且包括第二金属。绝缘层可以位于源极/漏极区的上表面与导电插塞的下表面之间，并且可与经掺杂的半导体材料接触。
【IPC分类】H01L23/525, H01L21/8242, H01L27/108
【公开号】CN105575966
【申请号】CN201510713319
【发明人】李盛三
【申请人】三星电子株式会社
【公开日】2016年5月11日
【申请日】2015年10月28日
【公告号】US20160126246