技术总结
本发明实施例公开了一种PCB板，涉及电子产品领域，用于减少DDR布线在PCB上的布线面积。本发明中PCB板为两层，PCB板包括SOC与两组DDR之间管脚连接的信号线，SOC的DDR IP管脚中第一组管脚和第二组管脚分别位于第三组管脚的两侧；两组DDR的管脚分别对应第一组管脚和第二组管脚，且两组DDR的DQ管脚和ADDR管脚中，DQ管脚靠近SOC的DDR IP管脚，两组DDR分别位于PCB板的不同层，两组DDR的ADDR相互连接、CMD相互连接和CLK相互连接，并通过位于两组DDR管脚在同一水平面上的投影之间的信号线分别与第三组管脚中ADDR、CMD和CLK连接。本发明应用于电子产品中。
技术研发人员：瞿力文
受保护的技术使用者：华为技术有限公司
文档号码：201510159049
技术研发日：2015.04.03
技术公布日：2016.11.23