栅极驱动电路单元、栅极驱动电路及显示装置的制作方法

专利名称：栅极驱动电路单元、栅极驱动电路及显示装置的制作方法
技术领域：
本发明涉及一种显示装置，特别涉及显示装置的栅极驱动电路。
背景技术：
非晶硅TFT工艺具有加工温度低、器件性能均匀、成本低、适用于大面积显示的特 点，因此非晶硅TFT LCD工艺已经成为现代平板显示技术的主流。 栅极驱动电路是非晶硅TFT LCD的重要组成部分，为了进一步地提高非晶硅TFT LCD的性能以及降低其成本，近年来，集成非晶硅TFT栅极驱动电路的研究受到了广泛的 重视。目前大多数平板显示器所采用的栅极驱动方式是通过压封的办法将外围的IC芯片 连接到显示面板。与这种常规方式相比，将非晶硅TFT栅极驱动电路集成于玻璃基板上的 方式不仅能够减少外围驱动芯片的数量及其压封工序，而且能够制作成质量轻、厚度薄且 外观对称的窄边框面板，使液晶面板的总体费用降低，使液晶模组更加紧凑，机械可靠性更 强。 应用非晶硅TFT制作集成电路通常面临两个难题一是非晶硅的载流子迁移率 低，从而非晶硅TFT难于提供大的驱动电流，这导致了集成非晶硅TFT的电路速度慢；二是 在长时间的电应力作用下，非晶硅TFT的阈值电压会发生漂移，这种阈值电压的漂移会带 来电路性能的不稳定甚至电路的失效。 迄今为止，已经有多篇报道提出了几种集成非晶硅TFT栅极驱动电路方案来解决 这两个难题，这些报道中提到的电路一般采用栅极电压自举技术提高上拉TFT的驱动能 力，采用半周期开启的驱动方式抑制下拉TFT管的阈值电压漂移，采用占空比为50X的两 相时钟信号作为时钟信号，通常一个栅极驱动电路单元为达到上述功能需要包含十多个晶 体管。然而这种两相时钟的栅极驱动电路存在明显的不足电路的功耗大，稳定性差，器件 的数量多导致电路复杂、版图面积大等。这些不足使得两相时钟的集成栅极驱动电路在低 功耗、高性能以及高分辨率显示领域中的应用受到了限制。因此，如何降低集成栅极驱动电 路的功耗、提高其稳定性，降低电路的复杂程度仍为亟待研究的问题。

发明内容
本发明要解决的主要技术问题是，提供了一种栅极驱动电路单元、栅极驱动电路 及显示装置，降低电路的复杂程度、减少功耗并提高电路的稳定性。 —方面，本发明公开了一种栅极驱动电路单元，包括信号输入接口，用于接收输 入脉冲信号；信号输出接口，用于输出驱动信号；第一时钟信号控制模块，包括驱动单元和 时钟馈通抑制单元，所述驱动单元包括控制端，所述驱动单元的控制端接受驱动电压后，将 第一时钟信号传送至所述信号输出接口 ；所述时钟馈通抑制单元用于在第一时钟信号的控 制下将所述控制端耦合到所述信号输出接口 ；所述第一时钟信号比所述输入脉冲信号滞后 一个相位；输入信号控制模块，用于从信号输入接口接收输入脉冲信号，并在输入脉冲信号 的控制下，给所述驱动单元的控制端提供驱动电压；第三时钟信号控制模块，用于在第三时钟信号的控制下给所述驱动单元的控制端提供关闭电压，所述第三时钟信号比第一时钟信 号滞后两个相位；第四时钟信号控制模块，用于在第四时钟信号的控制下，拉下所述信号输 出接口的电压，所述第四时钟信号比第一时钟信号超前一个相位。 其中，所述第一时钟信号、第三时钟信号和第四时钟信号三个周期相同的N相时
钟信号，其中，N为大于或等于4的整数。所述一个相位的值等于2 Ji /N。 其中，所述输入信号控制模块用于在输入脉冲信号的控制下，给所述驱动单元的
控制端充电；所述驱动单元用于输入所述第一时钟信号，在被所述驱动电压开启后将所述
第一时钟信号传递到所述信号输出接口 ；所述第三时钟信号控制模块用于响应第三时钟信
号，且在第三时钟信号的控制下拉下所述驱动单元的控制端的电压。 本发明公开的另一种栅极驱动电路单元包括信号输入接口，用于接收输入脉冲 信号；信号输出接口，用于输出驱动信号；第一时钟信号控制模块，包括驱动单元和时钟馈 通抑制单元，所述驱动单元包括控制端，所述驱动单元的控制端接受驱动电压后，将第一时 钟信号传送至所述信号输出接口 ；所述时钟馈通抑制单元用于在第一时钟信号的控制下将 所述控制端耦合到所述信号输出接口 ；所述第一时钟信号比所述输入脉冲信号滞后一个相 位；输入信号控制模块，用于从信号输入接口接收输入脉冲信号，并在输入脉冲信号的控制 下，给所述驱动单元的控制端提供驱动电压；第二时钟信号控制模块，用于在第二时钟信号 的控制下，拉下所述信号输出接口的电压，所述第二时钟信号比第一时钟信号滞后一个相 位；第三时钟信号控制模块，用于在第三时钟信号的控制下给所述驱动单元的控制端提供 关闭电压，所述第三时钟信号比第一时钟信号滞后两个相位；第四时钟信号控制模块，用于 在第四时钟信号的控制下，拉下所述信号输出接口的电压，所述第四时钟信号比第一时钟 信号超前一个相位。 所述第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号是四个周期相 同的M相时钟信号，其中，M为大于或等于4的整数。所述一个相位的值等于2 Ji /M。
另一方面，本发明还公开了一种包括以上任一种栅极驱动电路单元的栅极驱动电 路，该栅极驱动电路包括多级串接的栅极驱动电路单元，前一级栅极驱动电路单元的信号 输出接口耦合到后一级栅极驱动电路单元的信号输入接口 ，至少一个栅极驱动电路单元为 上述任一个所述的栅极驱动电路单元，且后一级栅极驱动电路单元的时钟信号比前一级栅 极驱动电路单元的相应的时钟信号滞后一个相位。 又一方面，本发明还公开一种显示装置，包括面板，所述面板包括由多个像素构 成的二维像素阵列，以及与每个像素阵列相连的第一方向的多条数据线和第二方向的多条 栅极扫描线；数据驱动电路，用于给所述数据线提供图像信号；上述所述的栅极驱动电路， 用于给所述栅极扫描线提供驱动信号。 本发明通过多相时钟的电路设计，采用极少的晶体管即完成了栅极驱动电路的功 能，降低了电路设计的复杂程度，减小了栅极驱动电路的面积，减少了其功耗，并且提高了 其稳定性。


图1示例性地描述了显示装置的结构框图； 图2示例性地描述了本发明的栅极驱动电路的结构框6
图3示例性地描述了本发明的一种栅极驱动电路单元的电路图；
图4示例性地描述了本发明一种栅极驱动电路单元的信号图； 图5示例性地描述了本发明采用一种杉 时钟驱动时的电路图； 图6示例性地描述了本发明采用一种杉 时钟驱动时的信号图； 图7示例性地描述了本发明采用一种杉 时钟驱动时的电路图； 图8示例性地描述了本发明采用一种杉 时钟驱动时的信号图； 图9示例性地描述了本发明采用一种杉 时钟驱动时的电路图； 图10示例性地描述了本发明采用一种j 时钟驱动时的信号图； 图11示例性地描述了本发明的另一种！
图12示例性地描述了本发明的另一种！ 图13示例性地描述了本发明采用另一种栅极驱动电路单元的栅极驱动电路由四 相时钟驱动时的电路图； 图14示例性地描述了本发明采用另一种栅极驱动电路单元的栅极驱动电路由四 相时钟驱动时的信号图； 图15示例性地描述了本发明采用另一种栅极驱动电路单元的栅极驱动电路由六 相时钟驱动时的电路图； 图16示例性地描述了本发明采用另一种栅极驱动电路单元的栅极驱动电路由六 相时钟驱动时的信号图。
具体实施例方式
下面对照附图并结合具体实施方式
对本发明进行进一步详细说明。
实施例一 如图1所示，显示装置1包括面板4、数据驱动电路3和栅极驱动电路2。所述面 板4包括由多个像素41、42、43、44、46、46构成的二维像素阵列，以及与每个像素阵列相连 的第一方向(例如纵向)的多条数据线和第二方向(例如横向)的多条栅极扫描线。通常， 每条栅极扫描线对应于像素阵列中的一行，每条数据线对应像素阵列中的一列。数据驱动 电路3用于输出图像信号到所述数据线；栅极驱动电路2用于输出驱动信号到所述栅极扫 描线，以完成对像素阵列的行扫描。所述栅极驱动电路可以通过焊接与面板相连或者将栅
极驱动电路集成在面板上。显示装置1可以是液晶显示器、有机发光显示器、电子纸显示器等。 如图2所示为栅极驱动电路2的结构框图。栅极驱动电路2包括串联的多级栅极 驱动电路单元，前一级栅极驱动电路单元的信号输出接口 V。ut耦合到后一级栅极驱动电路 单元的信号输入接口 Vin，首级驱动电路单元的输入信号由信号发生器提供，每一级驱动电路单元的信号输出接口 V。ut都连接着负载面板上相对应的一条栅极扫描线。
信号发生器还用于给各级栅极驱动电路单元提供低电平信号Vss。
时钟发生器给各级栅极驱动电路单元提供时钟信号。 本实施例中栅极驱动电路单元包括信号输入接口 、信号输出接口 、输入信号控制 模块、第一时钟信号控制模块、第三时钟信号控制模块和第四时钟信号控制模块。信号输入 接口用于接收输入脉冲信号。信号输出接口用于输出驱动信号。第一时钟信号控制模块包 括驱动单元和时钟馈通抑制单元，所述驱动单元包括控制端，所述驱动单元的控制端接受 驱动电压后，将第一时钟信号传送至所述信号输出接口 ；所述时钟馈通抑制单元用于在第 一时钟信号的控制下将所述控制端耦合到所述信号输出接口 ；所述第一时钟信号比所述输 入脉冲信号滞后一个相位。输入信号控制模块用于从信号输入接口接收输入脉冲信号，给 所述驱动单元的控制端提供驱动电压。第三时钟信号控制模块用于在第三时钟信号的控制 下给所述驱动单元的控制端提供关闭电压，所述第三时钟信号比第一时钟信号滞后两个相 位。第四时钟信号控制模块用于在第四时钟信号的控制下，拉下所述信号输出接口的电压， 所述第四时钟信号比第一时钟信号超前一个相位。 如图3所示为栅极驱动电路单元的一种具体实施例的电路图。首先对一些术语进 行说明。 晶体管可以为双极型晶体管或场效应晶体管。当晶体管为双极型晶体管时，其控 制极是指双极型晶体管的基极，第一、二主电流导通极分别指双极型晶体管的集电极和发 射极。当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第一、二主电流导 通极分别指场效应晶体管的漏极和源极。显示装置中的晶体管通常为薄膜晶体管(TFT)，此 种情况下晶体管的控制极是指薄膜晶体管的栅极，第一、二主电流导通极分别指薄膜晶体 管的漏极和源极。 下面以晶体管为TFT为例说明图3所示栅极驱动电路单元的结构和工作过程。
如图3所示的实施例中，输入信号控制模块31包括第一晶体管Tl，所述第一晶体 管Tl的栅极和漏极接收输入信号Vin，所述第一晶体管Tl的源极用于输出驱动电压信号； 所述驱动单元32包括第二晶体管T2，所述第二晶体管T2的栅极连接到所述第一晶体管Tl 的源极，第二晶体管T2的栅极即为驱动单元的控制端，定义第一晶体管T1的源极和第二晶 体管T2的栅极的连接节点为节点Q，所述第二晶体管T2的漏极输入第一时钟信号CLKA，所 述第二晶体管T2的源极连接到所述信号输出接口 V。ut，用于在所述第二晶体管T2的栅极 电压的控制下，当所述第一时钟信号CLKA的高电平到来时对所述信号输出接口充电，当所 述第一时钟信号CLKA的低电平到来时拉下所述信号输出接口 V。ut的电位；所述第三时钟信 号控制模块33包括第三晶体管T3，所述第三晶体管T3的栅极响应第三时钟信号CLKC，第 三晶体管T3的漏极连接到所述第二晶体管T2的栅极，第三晶体管T3的源极连接到第一电 压源V^，第一电压源Vss用于提供低电平，第三晶体管T3用于在所述第三时钟信号CLKC的 高电平到来时将第二晶体管T2的栅极耦合到第一电压源V^从而拉低所述第二晶体管T2 的栅极的电位。本实施例中，第四时钟信号控制模块34包括第四晶体管T4，时钟馈通抑制 单元35包括第五晶体管T5。所述第四晶体管T4的栅极响应第四时钟信号CLKD，漏极连接 到所述信号输出接口 V。ut，源极连接到第一电压源V^，第四晶体管T4用于在第四时钟信号 CLKD的高电平到来时将输出接口 V。ut连接到第一电压源V^从而拉低所述信号输出接口
8V。ut的电压。所述第五晶体管T5的栅极响应第一时钟信号CLKA，其漏极连接到第二晶体管 T2的栅极，源极连接到信号输出接口 V。ut，第五晶体管T5用于当信号输出为低电平时在第 一时钟信号CLKA的高电平到来时将第二晶体管T2的栅极耦合到所述信号输出接口 V。ut，从 而稳定第二晶体管T2的栅极电位。 本实施例中，栅极驱动电路单元的三个时钟信号满足以下条件 第一时钟信号、第三时钟信号和第四时钟信号是三个周期相同的N相时钟信号。
这三个时钟信号的占空比均为1/N，每个相位的值等于2Ji/N。其中，N为大于或等于4的
整数。第三时钟信号CLKC比第一时钟信号CLKA滞后两个相位，第四时钟信号CLKD比第一
时钟信号CLKA超前一个相位。各时钟信号的高电平为Vdd，低电平为Vss。 如图4所示，栅极驱动电路的工作过程分为四个阶段预充电阶段、上拉阶段、下
拉阶段以及低电平维持阶段，下面详细说明这四个阶段。
(1)预充电阶段 在第二晶体管T2的漏极成为高电平之前，加在信号输入接口 Vin的输入脉冲信号 通过第一晶体管Tl给节点Q充电，第二晶体管T2在参与给负载的充电之前被充分打开的 过程称为预充电阶段。 预充电阶段，时钟信号CLKA、CLKC均为低电平，时钟信号CLKD为高电平，输入信号 Vin为高电平，第一晶体管Tl开启，节点Q的电位逐渐抬高。当节点Q的电位高于第二晶体 管T2的阈值电压Vth的时候，第二晶体管T2被打开。因为时钟信号CLKA为低电平，所以输 出信号V。ut保持为低电位。此时，第三晶体管T3、第四晶体管T4和第五晶体管T5均处于关 断状态。预充电结束时刻，节点Q的电位达到Vdd-Vth。 [OO48] (2)上拉阶段 第二晶体管T2的漏极电压变成高电平，处于开启状态晶体管T2给负载端充电，并 将信号输出接口 V。ut的电位最终上拉到Vdd的过程称为上拉阶段。 上拉阶段时，时钟信号CLKA变为高电平，时钟信号CLKC和CLKD为低电平，输入信 号Vin为低电平，第一晶体管Tl关断，第三晶体管T3、第四晶体管T4也处于关断状态。因 此，节点Q悬浮，第二晶体管T2保持为开启，时钟信号CLKA通过第二晶体管T2给负载提供 充电电流。节点Q的电位随着输出接口 V。ut的充电而提高，这被称为自举。
在上拉阶段之初，第二晶体管T2工作于饱和导通的状态，第五晶体管T5也处于饱 和导通的状态；当输出电压达到2Vth后，第二晶体管T2进入线性导通的状态；当输出电压 达到Vdd-Vth后，第五晶体管T5被关断。
(3)下拉阶段 第二晶体管T2、第三晶体管T3和第四晶体管T4分别对输出接口 V。ut和节点Q放
电，并且将节点Q和输出接口 V。ut的电位最终拉到Vss的过程，称为下拉阶段。 下拉阶段包含两个连续的过程，第一个过程是给输出接口 V。ut的放电。时钟信号
CLKA、CLKC和CLKD为低电平。因此，第一晶体管Tl、第三晶体管T3、第四晶体管T4和第五
晶体管T5均处于关断状态。此时，因为第二晶体管T2保持着开启的状态，而第二晶体管的
漏极电平为V^所以信号输出接口 V。ut的电位通过第二晶体管T2管下拉到Vss。 下拉阶段的第二个过程是给节点Q的放电。时钟信号CLKC成为高电平，时钟信号
CLKA和CLKD为低电平。此时，第三晶体管T3开启，节点Q的存储电荷通过第三晶体管T3释放。因此，节点Q的电位降低。当节点Q的电位降低到Vth之下后，第二晶体管T2管关 断。 节点Q上存储的电荷必须在时钟信号CLKC的高电平期间彻底释放，否则，第二晶 体管T2仍然处于开启状态，从而信号输出接口 V。ut的低电平状态在第一时钟信号CLKA下 一个周期的高电平作用下被破坏。
(4)低电平维持阶段 当输出接口的电位被拉低到Vss以后，该栅极驱动电路单元进入非选通状态。在此 阶段，输出接口 V。ut的电位须稳定地维持于低电平V^故称该阶段为低电平维持阶段。
若在低电平维持阶段，栅极驱动电路的信号输出端口 V。ut出现噪声电压，则与之相 连接的面板的行选择晶体管误开启，从而造成面板中图像信息的错误。
在低电平维持阶段，第一晶体管Tl管处于关态，第二晶体管T2的栅极因电荷在时 钟信号CLKC为高电平时的释放而变成低电平，因此输出信号V。ut理应也维持在低电平。
但是，当时钟信号CLKA从低电平跳变到高电平时，由于第二晶体管T2的栅-漏寄 生电容Cgd的连接，第二晶体管T2的栅电位VQ也相应增加。当VQ大于晶体管T2的阈值电 压Vth的时候，晶体管T2开启，负载电容被充电，输出信号V。ut出现噪声电压。这种情况下， 需要采取一些措施维持输出信号V。ut的低电平状态。 本实施例从防止输出驱动信号出现噪声电压和消除输出驱动信号上的噪声电压 两方面解决该问题。 为防止输出驱动信号出现噪声电压，在本实施例中增加了第五晶体管T5。增加了 第五晶体管T5后，第二晶体管T2的栅电位V。的大小取决于第二晶体管T2的寄生电容Cgd 与输出接口 V。ut的负载电容的大小之比。输出接口 V。ut的负载电容的值要远远大于节点Q 的电容，因此V。被显著减小，减少第二晶体管T2被开启的几率，从而降低噪声电压出现的 可能性。 增加了第五晶体管T5之后，当时钟信号CLKA从低电平跳变到高电平时，由于第二 晶体管T2的栅-漏寄生电容Cgd的耦合，节点Q出现高电平。此时，第五晶体管T5管在时 钟信号CLKA的控制下打开，节点Q与输出接口 V。ut短接，节点Q上的耦合电荷通过第五晶 体管T5释放到输出接口 V。ut，节点Q的电压下降，第二晶体管T2得以保持关断状态，同时输 出信号V。ut也得以维持于低电平状态。 增加了第五晶体管T5之后，当时钟信号CLKA从高电平跳变到低电平时，同样地， 由于上拉的第二晶体管T2的栅-漏寄生电容Cgd的耦合，节点Q出现比Vss更低的一个低电 平。此时，与节点Q连接着的第三晶体管T3和第五晶体管T5均处于关断状态，第二晶体管 T2也处于关断的状态，因此，输出信号V。ut仍然保持为低电平状态，直到时钟信号CLKC的高 电平来临，第三晶体管T3管被开启，节点Q的电位得以恢复到Vss。 另一方面，为消除输出驱动信号中出现的噪声电压，本实施例中增加了第四晶体 管T4。第四晶体管T4在时钟信号CLKD为高电平时打开，将信号输出接口连接到地，从而将 信号输出接口 V。ut点的噪声电荷释放，避免信号输出接口 V。ut点长时间噪声电荷的累积，从 而消除输出驱动信号中的噪声电压。而且时钟信号CLKD超前时钟信号CLKA —个相位，即 时钟信号CLKD的下降沿和时钟信号CLKA的上升沿有一定的交叠，当时钟信号CLKA处于上 升沿时，时钟信号CLKD处于下降沿，第四晶体管T4还没有完全关断，所以可减少信号输出
10接口 V^点的噪声电压。 另外，第三晶体管T3在时钟信号CLKC为高电平时打开，将节点Q连接到地，将Q 点的噪声电荷释放，避免Q点的长时间噪声电荷的累积，保证第二晶体管T2在低电平维持 阶段的可靠关断，防止第二晶体管T2将信号输出接口 V。ut点的电压上拉。
在另外的实施例中，时钟馈通抑制单元还包括存储电容Cs，所述存储电容Cs连接 在所述第二晶体管T2的栅极和源极之间。通过增加存储电容Cs，可减少晶体管T2的寄生 电容Cgd与节点Q的电容之比，因此增加存储电容Cs的值能够减少V。，从而抑制输出接口 V。ut的噪声电压。但是，存储电容Cs也不宜太大，过大的存储电容Cs会导致过大的电路面 积。 晶体管T5和存储电容Cs共同构成时钟馈通抑制单元，可以减少低电平维持阶段 输出信号的噪声，使输出信号更加平稳。 由以上工作过程可知，与现有技术中需要IO个以上的晶体管的两相时钟驱动的
方案相比，本实施例的栅极驱动电路通过多相时钟的设计，采用极少数量的晶体管即完成
了栅极驱动电路的功能，降低了电路设计的复杂程度，一方面减小了电路设计面积，降低了
功耗，更适用于高品质的显示装置，另一方面提高了电路制造的成品率。 另外，栅极驱动电路的功耗主要是动态功耗，其与时钟的频率成正比，本实施例设
计了三个时钟信号，采用大于或等于四相的时钟信号，减少时钟跳变的频率，从而减少了功耗。 本实施例从防止输出驱动信号出现噪声电压和消除输出驱动信号上的噪声电压 两方面保持低电平维持阶段输出驱动信号的稳定性，既向像素阵列提供了稳定的驱动信 号，又向下一级栅极驱动电路单元提供了稳定的输入信号，从而提高了整个栅极驱动电路 的稳定性和显示装置的图像显示质量。 由于采用了多相时钟驱动，电路中承受电压应力的下拉晶体管的栅极电压信号的 占空比较小，所以晶体管阈值电压漂移量少，电特性退化减小，电路稳定性好。从而栅极驱 动电路的寿命被延长。 下面以栅极驱动电路采用的时钟相位为四、六和八为例进行说明。 为满足显示装置对栅极驱动信号的要求，当多级栅极驱动电路单元串接时，后一
级栅极驱动电路单元的时钟信号比前一级栅极驱动电路单元的相对应的时钟信号要滞后
一个相位。 当时钟信号的相数等于N的时候，第k*N+l级栅极驱动电路单元的时钟接口的接 法与第1级栅极驱动电路单元相同，第k*N+2级栅极驱动电路单元的时钟接口的接法与第
2级栅极驱动电路单元相同......第k*N+i级栅极驱动电路单元的时钟接口的接法与第i
级栅极驱动电路单元相同。其中，k为大于或者等于1的整数，i为大于或者等于0并且小 于或者等于N-1的整数。 如图5所示，时钟发生器提供的时钟信号为四相时钟信号，分别为CLK1、 CLK2、 CLK3和CLK4，脉冲占空比为25%，此时各级栅极驱动电路单元的时钟具体连接方式为
第一级栅极驱动电路单元51的时钟接口 CLKA接信号CLK1，时钟接口 CLKC接信 号CLK3，时钟接口 CLKD接信号CLK4 ;第二级栅极驱动电路单元52的时钟接口 CLKA接信号 CLK2，时钟接口 CLKC接信号CLK4，时钟接口 CLKD接信号CLK1 ;第三级栅极驱动电路单元53
11的时钟接口 CLKA接信号CLK3，时钟接口 CLKC接信号CLK1，时钟接口 CLKD接信号CLK2 ;第 四级栅极驱动电路单元54的时钟接口 CLKA接信号CLK4，时钟接口 CLKC接信号CLK2，时钟 接口 CLKD接信号CLK3...... 其余各级的接法当级数被4除余l，则该栅极驱动电路单元的时钟接口的接法与 第一级栅极驱动电路单元相同；如果级数被4除余2，则该栅极驱动电路单元的时钟接口的 接法与第二级栅极驱动电路单元相同；如果级数被4除余3，则该栅极驱动电路单元的时钟 接口的接法与第三级栅极驱动电路单元相同；如果级数被4整除，则该栅极驱动电路单元 的时钟接口的接法与第四级栅极驱动电路单元相同。 采用四相时钟驱动时的工作信号图如图6所示，该栅极驱动电路在上述四相时钟 信号和起始脉冲信号的作用下，为图1中所示的负载面板的各行提供驱动信号。
本实施例中，栅极驱动电路采用的六相时钟信号如图7所示，时钟发生器提供的 时钟信号为六相时钟信号，分别为CLK1 、 CLK2 、 CLK3 、 CLK4、 CLK5和CLK6 ，脉冲占空比为1/6 ， 各级栅极驱动电路单元的时钟具体连接方式为 第一级栅极驱动电路单元71的时钟接口 CLKA接信号CLK1 ，时钟接口 CLKC接信号 CLK 3，时钟接口 CLKD接信号CLK4 ;第二级栅极驱动电路单元72的时钟接口 CLKA接信号 CLK2，时钟接口 CLKC接信号CLK4，时钟接口 CLKD接信号CLK5 ;第三级栅极驱动电路单元73 的时钟接口 CLKA接信号CLK3，时钟接口 CLKC接信号CLK5，时钟接口 CLKD接信号CLK6 ;第 四级栅极驱动电路单元74的时钟接口 CLKA接信号CLK4，时钟接口 CLKC接信号CLK6，时钟 接口 CLKD接信号CLK1 ;第五级栅极驱动电路单元的时钟接口 CLKA接信号CLK5，时钟接口 CLKC接信号CLK1，时钟接口 CLKD接信号CLK2 ;第六级栅极驱动电路单元的时钟接口 CLKA
接信号CLK6，时钟接口 CLKC接信号CLK2，时钟接口 CLKD接信号CLK3...... 其余各级的接法当级数被6除余l，则该栅极驱动电路单元的时钟接口的接法与 第一级栅极驱动电路单元相同；如果级数被6除余2，则该栅极驱动电路单元的时钟接口的 接法与第二级栅极驱动电路单元相同；如果级数被6除余3，则该栅极驱动电路单元的时钟 接口的接法与第三级栅极驱动电路单元相同；如果级数被6除余4，则该栅极驱动电路单元 的时钟接口的接法与第四级栅极驱动电路单元相同；如果级数被6除余5，则该栅极驱动电 路单元的时钟接口的接法与第五级栅极驱动电路单元相同；如果级数被6整除，则该栅极 驱动电路单元的时钟接口的接法与第六级栅极驱动电路单元相同。 采用六相时钟驱动时的工作信号图如图8所示，该栅极驱动电路在上述六相时钟 信号和起始脉冲信号的作用下，为图1中所示的面板4的各行提供驱动信号。
本实施例中，栅极驱动电路采用的八相时钟信号如图9所示，时钟发生器提供的 时钟信号为八相时钟信号，分别为CLK1、 CLK2、 CLK3、 CLK4、 CLK5、 CLK6、 CLK7和CLK8，脉冲 占空比为1/8，各级栅极驱动电路单元的时钟具体连接方式为 第一级栅极驱动电路单元91的时钟接口 CLKA接信号CLK1，时钟接口 CLKC接信 号CLK3，时钟接口 CLKD接信号CLK4 ;第二级栅极驱动电路单元92的时钟接口 CLKA接信号 CLK2，时钟接口 CLKC接信号CLK4，时钟接口 CLKD接信号CLK5 ;第三级栅极驱动电路单元93 的时钟接口 CLKA接信号CLK3，时钟接口 CLKC接信号CLK5，时钟接口 CLKD接信号CLK6 ;第 四级栅极驱动电路单元94的时钟接口 CLKA接信号CLK4，时钟接口 CLKC接信号CLK6，时钟 接口 CLKD接信号CLK7 ;第五级栅极驱动电路单元的时钟接口 CLKA接信号CLK5，时钟接口CLKC接信号CLK7，时钟接口 CLKD接信号CLK8 ;第六级栅极驱动电路单元的时钟接口 CLKA 接信号CLK6，时钟接口 CLKC接信号CLK8，时钟接口 CLKD接信号CLK1 ;第七级栅极驱动电 路单元的时钟接口 CLKA接信号CLK7，时钟接口 CLKC接信号CLK1，时钟接口 CLKD接信号 CLK2 ;第八级栅极驱动电路单元的时钟接口 CLKA接信号CLK8，时钟接口 CLKC接信号CLK2， 时钟接口 CLKD接信号CLK3...... 其余各级的接法当级数被8除余l，则该栅极驱动电路单元的时钟接口的接法与 第一级栅极驱动电路单元相同；如果级数被8除余2，则该栅极驱动电路单元的时钟接口的 接法与第二级栅极驱动电路单元相同；如果级数被8除余3，则该栅极驱动电路单元的时钟 接口的接法与第三级栅极驱动电路单元相同；如果级数被8除余4，则该栅极驱动电路单元 的时钟接口的接法与第四级栅极驱动电路单元相同；如果级数被8除余5，则该栅极驱动电 路单元的时钟接口的接法与第五级栅极驱动电路单元相同；如果级数被8除余6，则该栅极 驱动电路单元的时钟接口的接法与第六级栅极驱动电路单元相同；如果级数被8除余7，则 该栅极驱动电路单元的时钟接口的接法与第七级栅极驱动电路单元相同；如果级数被8整 除，则该栅极驱动电路单元的时钟接口的接法与第八级栅极驱动电路单元相同。
采用八相时钟驱动时的工作的信号图如图10所示，该栅极驱动电路在上述八相 时钟信号和起始脉冲信号的作用下，为图1中所示的面板4的各行提供驱动信号。
实施例二 在栅极驱动电路单元的另一种实施例中，如图11所示，栅极驱动电路单元信号输 入接口、信号输出接口、输入信号控制模块、第一时钟信号控制模块、第二时钟信号控制模 块、第三时钟信号控制模块和第四时钟信号控制模块。信号输入接口用于接收输入脉冲信 号，如果本级栅极驱动电路单元是第一级，则输入脉冲信号由信号发生器提供，如果本级栅 极驱动电路单元不是第一级，则输入脉冲信号由前一级栅极驱动电路单元提供。信号输出 接口用于输出驱动信号分别至相对应的扫描线和下一级栅极驱动电路单元的信号输入接 口。第一时钟信号控制模块包括驱动单元和时钟馈通抑制单元，所述驱动单元包括用于输 入驱动电压的控制端，所述驱动单元在被所述驱动电压开启后，在第一时钟信号的控制下， 输出驱动信号至所述信号输出接口 ；所述时钟馈通抑制单元用于在第一时钟信号的控制下 将所述控制端连接到所述信号输出接口 ；所述第一时钟信号比所述输入脉冲信号滞后一个 相位。输入信号控制模块用于从信号输入接口接收输入脉冲信号，并在输入脉冲信号的控 制下，给所述驱动单元的控制端提供驱动电压。第二时钟信号控制模块用于在第二时钟信 号的控制下拉下所述信号输出接口的电压，所述第二时钟信号比第一时钟信号滞后一个相 位。第三时钟信号控制模块用于在第三时钟信号的控制下给所述驱动单元的控制端提供关 闭电压，所述第三时钟信号比第一时钟信号滞后两个相位。第四时钟信号控制模块用于在 第四时钟信号的控制下，拉下所述信号输出接口的电压，所述第四时钟信号比第一时钟信 号超前一个相位。本实施例在上述实施例的基础上增加了第二时钟信号控制模块，具有四 个时钟信号，第一时钟信号CLKA、第二时钟信号CLKB、第三时钟信号CLKC和第四时钟信号 CLKD的工作周期相同的N相时钟信号，其中，N为大于或等于4的整数。其中第二时钟信号 CLKB比第一时钟信号CLKA滞后一个相位，第三时钟信号CLKC比第一时钟信号CLKA滞后两 个相位，第四时钟信号CLKD比第一时钟信号CLKA超前一个相位。 如图11所示，第二时钟信号控制模块包括第六晶体管T6，第六晶体管T6的栅极响应第二时钟信号CLKB，其漏极连接到信号输出接口 V。ut，源极连接到第一电压源V^，用于在 所述第二时钟信号CLKB的高电平到来时将所述信号输出接口 V。ut的电位下拉到Vss。
在下拉阶段，第二晶体管T2将信号输出接口 V。ut的电压下拉到第一时钟信号CLKA 的低电平。同时，当第二时钟信号CLKB的高电平到来时，第六晶体管T6开启，将信号输出 接口 V。ut连接到电压源Vss，在第二晶体管T2和第六晶体管T6的同时下拉下，使信号输出接 口 V。ut的电压迅速下拉到低电平，从而使输出驱动信号的下降沿时间更短，对像素阵列的驱 动效果更好。 另外，第六晶体管T6增加了一条给输出接口 V。ut的放电通路，保证输出接口 V。ut在 低电平维持阶段没有噪声电压的积累，有助于提高输出信号V。ut的低电平稳定能力。
本实施例工作时的信号图如图12所示。时钟信号CLKA、 CLKB、 CLKC和CLKD的高 电位均为Vdd，低电位均为Vss，占空比为25%。该电路的输入信号Vin是上一级栅驱动电路 单元的输出信号。本级的栅驱动电路单元的输出信号是V。ut。本实施例的栅极驱动电路单 元和上述实施例栅极驱动电路单元的基本工作原理相同，其工作过程也包含预充电阶段、 上拉阶段、下拉阶段和低电平维持阶段，在此不在赘述。 为满足显示装置对栅极驱动信号的要求，当多级栅极驱动电路单元串接，且分别 与N相时钟信号相连时，后一级栅极驱动电路单元的时钟信号比前一级栅极驱动电路单元 的相对应的时钟信号滞后一个相位。 如图13中所示，时钟发生器提供的时钟信号为四相时钟信号，其分别为CLK1、 CLK2、CLK3和CLK4，脉冲占空比为25%，各级栅极驱动电路单元的时钟具体连接方式为
第一级栅极驱动电路单元131的时钟接口 CLKA接信号CLK1，时钟接口 CLKB接信 号CLK2，时钟接口 CLKC接信号CLK3，时钟接口 CLKD接信号CLK4 ;第二级栅极驱动电路单元 132的时钟接口 CLKA接信号CLK2，时钟接口 CLKB接信号CLK3，时钟接口 CLKC接信号CLK4， 时钟接口 CLKD接信号CLK1 ;第三级栅极驱动电路单元133的时钟接口 CLKA接信号CLK3， 时钟接口 CLKB接信号CLK4，时钟接口 CLKC接信号CLK1，时钟接口 CLKD接信号CLK2 ;第四 级栅极驱动电路单元134的时钟接口 CLKA接信号CLK4，时钟接口 CLKB接信号CLK1，时钟 接口 CLKC接信号CLK2，时钟接口 CLKD接信号CLK3。 其余各级的接法当级数被4除余l，则该栅极驱动电路单元的时钟接口的接法与 第一级的相同；如果级数被4除余2，则该栅极驱动电路单元的时钟接口的接法与第二级的 相同；如果级数被4除余3，则该栅极驱动电路单元的时钟接口的接法与第三级的相同；如 果级数被4整除，则该栅极驱动电路单元的时钟接口的接法与第四级的相同。
本实施例采用四相时钟驱动时的信号图如图14所示。 当时钟发生器提供的时钟信号的相位大于四时，各级栅极驱动电路单元的时钟接 口的接法需要满足时钟接口 CLKA、 CLKB、 CLKC和CLKD的相位要求，其具体接法和不同时钟 驱动时的信号图见图15-图16。 本实施例采用六相时钟驱动时的电路图如图15所示。
本实施例采用六相时钟驱动时的信号图如图16所示。 另外，输入信号控制模块、驱动单元、第三时钟信号控制模块、第二时钟信号控制 模块、第四时钟信号控制模块和时钟馈通抑制单元除了采用上述实施例中的单晶体管外， 在另外的实施例中，它们中的至少一个还可以采用多个晶体管，通过连接以完成该模块的功能。
综上所述，本发明具有以下优点 其一，在该栅极驱动电路中，输出电位的上拉和下拉由同一个晶体管来完成。两相 时钟情况下，上拉和下拉分别由两个不同的晶体管来完成。所以本电路占用的版图面积较 小。 其二，常规的集成栅极驱动电路设计中均需要用到下一级栅极驱动电路的输出信 号给本级下拉。而该电路不需要用到下一级栅极驱动电路的输出信号，这一方面减少了下 一级单元电路的负载量，另一方面减少了下一级单元电路上拉延迟带来的本级下拉延迟时 间的增加。 其三，本发明构成栅极驱动电路单元的晶体管数目仅为5个或者6个。而在常规
的两相时钟驱动的情况下，通常需要IO个以上的晶体管。所以根据本发明的栅极驱动电路
需要的晶体管数量少，其电路简单、占用面积少，并且其制造成品率更高。 其四，根据本发明的栅极驱动电路中下拉晶体管所承受电压应力相比于常规电路
更小，故本电路中的晶体管阈值电压漂移量少，电特性退化减少，从而该栅极驱动电路具有
更好的稳定性。 其五，该栅极驱动电路采用多相时钟控制，因此其功耗比常规的两相时钟控制的 栅极驱动电路的功耗更少。 在本发明中，栅极驱动电路可由非晶硅薄膜晶体管构成，并且可被集成在显示装 置的面板上，与像素阵列一起完成。 以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，但这只是 为便于理解而举的实例，不应认为本发明的具体实施只局限于这些说明。对于本发明所属 技术领域的普通技术人员来说，在不脱离本发明构思的前提下，可以做出各种可能的等同 改变或替换，这些改变或替换都应属于本发明的保护范围。
1权利要求
一种栅极驱动电路单元，其特征在于包括信号输入接口，用于接收输入脉冲信号；信号输出接口，用于输出驱动信号；第一时钟信号控制模块，包括驱动单元和时钟馈通抑制单元，所述驱动单元包括控制端，所述驱动单元的控制端获得驱动电压后，将第一时钟信号传送至所述信号输出接口；所述时钟馈通抑制单元在第一时钟信号的控制下将所述控制端耦合到所述信号输出接口；所述第一时钟信号比所述输入脉冲信号滞后一个相位；输入信号控制模块，用于从信号输入接口接收输入脉冲信号，给所述驱动单元控制提供驱动电压；第三时钟信号控制模块，用于在第三时钟信号的控制下给所述驱动单元的控制端提供关闭电压，所述第三时钟信号比第一时钟信号滞后两个相位；第四时钟信号控制模块，用于在第四时钟信号的控制下，下拉所述信号输出接口的电压，所述第四时钟信号比第一时钟信号超前一个相位。
2. 如权利要求1所述的栅极驱动电路单元，其特征在于，所述第一时钟信号、第三时钟 信号和第四时钟信号是三个周期相同的N相时钟信号，其中，N为大于或等于4的整数；所 述一个相位的值等于2Ji/N。
3. 如权利要求1或2所述的栅极驱动电路单元，其特征在于，所述输入信号控制模块的 输出端耦合到所述驱动单元的控制端，用于在输入脉冲信号的控制下，给所述驱动单元的 控制端充电；所述第三时钟信号控制模块的第一端用于响应第三时钟信号，第二端耦合到 所述驱动单元的控制端，第三端耦合到第一电压源，所述第三时钟信号控制模块在第三时 钟信号的控制下拉低所述驱动单元的控制端的电压。
4. 如权利要求3所述的栅极驱动电路单元，其特征在于，所述输入信号控制模块包括 第一晶体管，所述第一晶体管的控制极和第一主电流导通极接收输入信号，所述第一晶体 管的第二主电流导通极用于提供驱动电压；所述驱动单元包括第二晶体管，所述第二晶体 管的控制极耦合到所述第一晶体管的第二主电流导通极，所述第二晶体管的第一主电流导 通极输入第一时钟信号，所述第二晶体管的第二主电流导通极耦合到所述信号输出接口， 用于在被所述驱动电压开启后，当所述第一时钟信号的高电平到来时对所述信号输出接口 充电，当所述第一时钟信号的低电平到来时拉下所述信号输出接口的电位；所述时钟馈通 抑制单元包括第五晶体管，所述第五晶体管的控制极响应第一时钟信号，其第一主电流导 通极耦合到所述第二晶体管的控制极，第二主电流导通极耦合到所述信号输出接口 ，用于 在第一时钟信号的高电平到来时将所述第二晶体管的控制极耦合到所述信号输出接口 ；所 述第三时钟信号控制模块包括第三晶体管，所述第三晶体管的控制极响应第三时钟信号， 第三晶体管的第一主电流导通极耦合到所述第二晶体管的控制极，第三晶体管的第二主电 流导通极耦合到第一电压源，用于在所述第三时钟信号的高电平到来时将所述第二晶体管 的控制极的电位下拉到第一电压源的电压；所述第四时钟信号控制模块包括第四晶体管， 所述第四晶体管的控制极响应第四时钟信号，其第一主电流导通极耦合到所述信号输出接 口，第二主电流导通极耦合到第一电压源，用于在第四时钟信号的高电平到来时将所述信 号输出接口的电压下拉到第一电压源的电压。
5. 如权利要求4所述的栅极驱动电路单元，其特征在于，所述时钟馈通抑制单元还包括存储电容，所述存储电容连接在所述第二晶体管的控制极和第二主电流导通极之间。
6. —种栅极驱动电路单元，其特征在于包括 信号输入接口，用于接收输入脉冲信号； 信号输出接口，用于输出驱动信号；第一时钟信号控制模块，包括驱动单元和时钟馈通抑制单元，所述驱动单元包括控制 端，所述驱动单元的控制端获得驱动电压后，将第一时钟信号传送至所述信号输出接口 ；所 述时钟馈通抑制单元用于在第一时钟信号的控制下将所述控制端耦合到所述信号输出接 口 ；所述第一时钟信号比所述输入脉冲信号滞后一个相位；输入信号控制模块，用于从信号输入接口接收输入脉冲信号，并在输入脉冲信号的控 制下，给所述驱动单元的控制端提供驱动电压；第二时钟信号控制模块，用于在第二时钟信号的控制下拉下所述信号输出接口的电 压，所述第二时钟信号比第一时钟信号滞后一个相位；第三时钟信号控制模块，用于在第三时钟信号的控制下给所述驱动单元的控制端提供 关闭电压，所述第三时钟信号比第一时钟信号滞后两个相位；第四时钟信号控制模块，用于在第四时钟信号的控制下，拉下所述信号输出接口的电 压，所述第四时钟信号比第一时钟信号超前一个相位。
7. 如权利要求5所述的栅极驱动电路单元，其特征在于，所述第一时钟信号、第二时钟 信号、第三时钟信号和第四时钟信号是四个周期相同的M相时钟信号，其中，M为大于或等 于4的整数；所述一个相位的值等于2 Ji /M。
8. 如权利要求6或7所述的栅极驱动电路单元，其特征在于，所述输入信号控制模块的 输出端耦合到所述驱动单元的控制端，用于在输入脉冲信号的控制下，给所述驱动单元的 控制端充电；所述第三时钟信号控制模块的第一端用于响应第三时钟信号，第二端耦合到 所述驱动单元的控制端，第三端耦合到第一电压源，所述第三时钟信号控制模块在第三时 钟信号的控制下拉低所述驱动单元的控制端的电压。
9. 如权利要求8所述的栅极驱动电路单元，其特征在于，所述输入信号控制模块包括 第一晶体管，所述第一晶体管的控制极和第一主电流导通极接收输入信号，所述第一晶体 管的第二主电流导通极用于提供驱动电压；所述驱动单元包括第二晶体管，所述第二晶体 管的控制极耦合到所述第一晶体管的第二主电流导通极，所述第二晶体管的第一主电流导 通极输入第一时钟信号，所述第二晶体管的第二主电流导通极耦合到所述信号输出接口， 用于在被所述驱动电压开启后，当所述第一时钟信号的高电平到来时对所述信号输出接口 充电，当所述第一时钟信号的低电平到来时拉下所述信号输出接口的电位；所述时钟馈通 抑制单元包括第五晶体管，所述第五晶体管的控制极响应第一时钟信号，其第一主电流导 通极耦合到所述第二晶体管的控制极，第二主电流导通极耦合到所述信号输出接口 ，用于 在第一时钟信号的高电平到来时将所述第二晶体管的控制极耦合到所述信号输出接口 ；所 述第二时钟信号控制模块包括第六晶体管，所述第六晶体管的控制极响应第二时钟信号， 其第一主电流导通极耦合到信号输出接口，第二主电流导通极耦合到第一电压源，用于在 所述第二时钟信号的高电平到来时将所述信号输出接口的电位下拉到第一电压源的电压； 所述第三时钟信号控制模块包括第三晶体管，所述第三晶体管的控制极响应第三时钟信 号，第三晶体管的第一主电流导通极耦合到所述第二晶体管的控制极，第三晶体管的第二主电流导通极耦合到第一电压源，用于在所述第三时钟信号的高电平到来时将所述第二晶 体管的控制极的电位下拉到第一电压源的电压；所述第四时钟信号控制模块包括第四晶体 管，所述第四晶体管的控制极响应第四时钟信号，其第一主电流导通极耦合到所述信号输 出接口，第二主电流导通极耦合到第一电压源，用于在第四时钟信号的高电平到来时将所 述信号输出接口的电压下拉到第一电压源的电压。
10. 如权利要求9所述的栅极驱动电路单元，其特征在于，所述时钟馈通抑制单元还包 括存储电容，所述存储电容连接在所述第二晶体管的控制极和第二主电流导通极之间。
11. 一种栅极驱动电路，包括多级串接的栅极驱动电路单元，前一级栅极驱动电路单元 的信号输出接口耦合到后一级栅极驱动电路单元的信号输入接口 ，其特征在于，至少一个 栅极驱动电路单元为权利要求1至权利要求10中任一项所述的栅极驱动电路单元，且后一 级栅极驱动电路单元的时钟信号比前一级栅极驱动电路单元的相应的时钟信号滞后一个 相位。
12. —种显示装置，包括面板，所述面板包括由多个像素构成的二维像素阵列，以及 与每个像素阵列相连的第一方向的多条数据线和第二方向的多条栅极扫描线；数据驱动电 路，用于给所述数据线提供图像信号；其特征在于还包括如权利要求9所述的栅极驱动电 路，用于给所述栅极扫描线提供驱动信号。
全文摘要
本发明公开了一种栅极驱动电路单元、栅极驱动电路及显示装置，该栅极驱动电路单元包括第一时钟信号控制模块包括驱动单元和时钟馈通抑制单元，驱动单元在开启后，将第一时钟信号传送到输出端口；时钟馈通抑制单元在第一时钟信号的控制下将驱动单元的控制端耦合到信号输出接口；输入信号控制模块在输入脉冲信号的控制下，给驱动单元提供驱动电压；第三时钟信号控制模块在第三时钟信号的控制下给驱动单元提供关闭电压，第三时钟信号比第一时钟信号滞后两个相位；第四时钟信号控制模块在第四时钟信号的控制下拉下信号输出接口的电压，第四时钟信号比第一时钟信号超前一个相位。本发明设计简单，功耗小，稳定度高。
文档编号G09G3/36GK101783124SQ20101011179
公开日2010年7月21日 申请日期2010年2月8日 优先权日2010年2月8日
发明者何常德, 廖聪维, 张盛东, 戴文君 申请人:北京大学深圳研究生院;昆山龙腾光电子公司