[0041]显示面板100具有显示图像的显示区域以及与显示区域相邻的周围区域。
[0042]显示面板100包括多条栅极线GL、多条数据线DL以及联接至栅极线GL和数据线DL的多个单元像素。栅极线GL沿第一方向Dl延伸，并且数据线DL沿与第一方向Dl交叉的第二方向D2延伸(例如，第二方向D2垂直于或者基本上垂直于第一方向Dl)。
[0043]每个单元像素包括开关元件、液晶电容器和存储电容器。液晶电容器和存储电容器电联接至开关元件。单元像素被布置成矩阵形式。
[0044]时序控制器200从外部装置接收输入图像数据RGB以及输入控制信号CONT。输入图像数据可以包括红色图像数据R、绿色图像数据G和蓝色图像数据B。输入控制信号CONT可以包括主时钟信号和数据使能信号。输入控制信号CONT可以包括垂直同步信号和水平同步?目号。
[0045]时序控制器200基于输入图像数据RGB和输入控制信号CONT产生第一控制信号CONTl、第二控制信号C0NT2、第三控制信号C0NT3和数据信号DATA。
[0046]时序控制器200基于输入控制信号CONT产生用于控制栅极驱动器300的操作的第一控制信号CONTl，并向栅极驱动器300输出第一控制信号CONTI。第一控制信号CONTl可以进一步包括垂直起始信号和栅极时钟信号。
[0047]时序控制器200基于输入控制信号CONT产生用于控制数据驱动器500的操作的第二控制信号C0NT2，并向数据驱动器500输出第二控制信号C0NT2。第二控制信号C0NT2可以包括水平起始信号和负载信号。
[0048]时序控制器200基于输入图像数据RGB产生数据信号DATA。时序控制器200向数据驱动器500输出数据信号DATA。
[0049]时序控制器200基于输入控制信号CONT产生用于控制伽马参考电压发生器400的操作的第三控制信号C0NT3，并向伽马参考电压发生器400输出第三控制信号C0NT3。
[0050]时序控制器200可以确定输入图像数据RGB是表示静态图像还是视频图像。
[0051]当输入图像数据RGB表示视频(或者非静态)图像时，时序控制器200将驱动频率设置为第一频率。当输入图像数据RGB表示静态图像时，时序控制器200将驱动频率设置为第二频率。第二频率可以小于第一频率。例如，第一频率可以为约60赫兹(Hz)。例如，第二频率可以为约IHz。
[0052]栅极驱动器300响应于从时序控制器200接收的第一控制信号C0NT1，产生用于驱动栅极线GL的栅极信号。栅极驱动器300向栅极线GL依次输出栅极信号。
[0053]栅极驱动器300可以直接安装在显示面板100上，或者可以作为带载封装(TCP)配置联接至显示面板100。可替代地，栅极驱动器300可以被集成到显示面板100上。
[0054]参照图2更详细地解释栅极驱动器300的结构。
[0055]伽马参考电压发生器400响应于从时序控制器200接收的第三控制信号C0NT3，产生伽马参考电压VGREF。伽马参考电压发生器400将伽马参考电压VGREF提供给数据驱动器500。伽马参考电压VGREF具有与数据信号DATA的电平对应的值。
[0056]在示例实施例中，伽马参考电压发生器400可以位于时序控制器200中，或者位于数据驱动器500中。
[0057]数据驱动器500从时序控制器200接收第二控制信号CONT2和数据信号DATA，并从伽马参考电压发生器400接收伽马参考电压VGREF。数据驱动器500使用(或者利用)伽马参考电压VGREF，将数据信号DATA转换为具有模拟形式的数据电压。数据驱动器500将数据电压输出到数据线DL。
[0058]数据驱动器500可以安装(例如直接安装)在显示面板100上，或者可以以带载封装(TCP)配置联接至显示面板100。可替代地，数据驱动器500可以被集成到显示面板100 上。
[0059]图2是示出图1的栅极驱动器300的第N级的等效电路图。图3是示出图2的栅极驱动器300的第N级的输入信号、节点信号以及输出信号的波形图。
[0060]参照图1至图3，栅极驱动器300接收第一时钟信号CK、第二时钟信号CKB、第一断开电压VSS1、第二断开电压VSS2和复位信号RST。栅极驱动器300输出栅极输出信号GOUT0
[0061]第一时钟信号CK和第二时钟信号CKB被施加于时钟端子。第一断开电压VSSl被施加于第一断开端子。第二断开电压VSS2被施加于第二断开端子。复位信号RST被施加于复位端子。栅极输出信号GOUT从栅极输出端子输出。
[0062]第一时钟信号CK是具有彼此交替的高电平和低电平的方波。第一时钟信号CK的高电平可以对应于栅极导通电压。第一时钟信号CK的低电平可以对应于第二断开电压VSS2o第一时钟信号CK的占空比可以为50%。可替代地，第一时钟信号CK的占空比可以小于50%。第一时钟信号CK可以被施加于栅极驱动器300的奇数级或者栅极驱动器300的偶数级。例如，栅极导通电压可以介于约15V至约20V之间。
[0063]第二时钟信号CKB是具有彼此交替的高电平和低电平的方波。第二时钟信号CKB的高电平可以对应于栅极导通电压。第二时钟信号CKB的低电平可以对应于第二断开电压VSS2。第二时钟信号CKB的占空比可以为50%。可替代地，第二时钟信号CKB的占空比可以小于50%。第二时钟信号CKB可以被施加于栅极驱动器300的奇数级或者栅极驱动器300的偶数级。例如，当第一时钟信号CK被施加于栅极驱动器300的奇数级时，第二时钟信号CKB被施加于栅极驱动器300的偶数级。例如，当第一时钟信号CK被施加于栅极驱动器300的偶数级时，第二时钟信号CKB被施加于栅极驱动器300的奇数级。例如，第二时钟信号CKB可以是第一时钟信号CK的反相信号。
[0064]第一断开电压VSSl可以是直流(DC)信号。第二断开电压VSS2可以是DC信号。第二断开电压VSS2可以具有比第一断开电压VSSl的电平低的电平。例如，第一断开电压VSSl可以是大约-5V。例如，第二断开电压VSS2可以是大约-10V。
[0065]第N级响应于第N-1级的第N-1进位信号，输出第N栅极输出信号GOUT (N)和第N进位信号CR(N)，第N-1级是第N级的之前级。第N级响应于第N+1级的第N+1进位信号CR(N+1)，将第N栅极输出信号GOUT(N)下拉至第一断开电压VSS1，第N+1级是第N级的后一级。此处，N是自然数。
[0066]以相似的方式，第一级至最后一级依次输出栅极输出信号GOUT。
[0067]第N-1进位信号CR(N-1)被施加于第N-1进位端子。第N+1进位信号CR(N+1)被施加于第N+1进位端子。第N进位信号CR(N)从第N进位端子输出。
[0068]第N级包括上拉控制部分(例如，上拉控制器或者上拉控制器件)310、充电部分(或者充电器件)320、上拉部分(或者上拉器件)330、进位部分(或者进位器件)340、反相部分(例如反相器或者反相器件)350、第一下拉部分(或者第一下拉器件)361、第二下拉部分(或者第二下拉器件)362、进位下拉部分(或者进位下拉器件)370、第一保持部分(或者第一保持器件)381、第二保持部分(或者第二保持器件)382、第三保持部分(或者第三保持器件)383以及复位部分(或者复位器件)390。
[0069]上拉控制部分310包括第四晶体管T4。第四晶体管T4包括共同联接至第N_1进位端子的控制电极和输入电极以及联接至第一节点Ql的输出电极。第一节点Ql被联接至上拉部分330的控制电极。
[0070]充电部分320包括充电电容器Cl。充电电容器Cl包括联接至第一节点Ql的第一电极和联接至栅极输出端子的第二电极。
[0071]上拉部分330响应于施加到第一节点Ql的信号，输出第一时钟信号CK作为第N栅极输出信号GOUT(N)。
[0072]上拉部分330包括第一晶体管Tl。第一晶体管Tl包括联接至第一节点Ql的控制电极、联接至时钟端子的输入电极以及联接至栅极输出端子的输出电极。
[0073]例如，第一晶体管Tl的控制电极可以是栅电极。第一晶体管Tl的输入电极可以是源电极。第一晶体管Tl的输出电极可以是漏电极。
[0074]进位部分340响应于施加到第一节点Ql的信号，输出第一时钟信号CK作为第N进位信号CR(N)。
[0075]进位部分340包括第十五晶体管T15。第十五晶体管T15包括联接至第一节点Ql的控制电极、联接至时钟端子的输入电极以及联接至第N进位端子的输出电极。
[0076]例如，第十五晶体管T15的控制电极可以是栅电极。第十五晶体管T15的输入电极可以是源电极。第十五晶体管T15的输出电极可以是漏电极。
[0077]反相部分350基于第一时钟信号CK和第二断开电压VSS2产生反相信号，并将反相信号输出到第三节点Q3。第三节点Q3被称作反相节点。
[0078]反相部分350包括第十二晶体管T12、第七晶体管T7、第十三晶体管T13以及第八晶体管T8。第十二晶体管T12和第十三晶体管T13相互串联。第七晶体管T7和第八晶体管T8相互串联。
[0079]第十二晶体管T12包括共同联接至时钟端子的控制电极和输入电极以及联接至第四节点Q4的输出电极。第七晶体管T7包括联接至第四节点Q4的控制电极、联接至时钟端子的输入电极以及联接至第三节点Q3的输出电极。第十三晶体管T13包括联接至第N进位端子的控制电极、联接至第四节点Q4的输入电极以及联接至第二断开端子的输出电极。第八晶体管T8包括联接至第N进位端子的控制电极、联接至第三节点Q3的输入电极以及联接至第二断开端子的输出电极。
[0080]例如，第十二晶体管T12、第七晶体管T7、第十三晶体管T13以及第八晶体管T8的控制电极可以是栅电极。第十二晶体管T12、第七晶体管T7、第十三晶体管T13以及第八晶体管T8的输入电极可以是源电极。第十二晶体管T12、第七晶体管T7、第十三晶体管T13以及第八晶体管T8的输出电极可以是漏电极。
[0081]例如，第十二晶体管T12可以是包括位于漏电极和源电极之间的浮置金属的场弛豫晶体管(FRT)。
[0082]此处，第十二晶体管T12是第一反相晶体管。第七晶体管T7是第二反相晶体管。第十三晶体管T13是第三反相晶体管。第八晶体管T8是第四反相晶体管。
[0083]第一下拉部分361响应于第N+1进位信号CR(N+1)，将第一节点Ql处的电压下拉至第二断开电压VSS2。
[0084]第一下拉部分361可以包括相互串联的多个开关元件。例如，第一下拉部分361可以包括相互串联的两个晶体管。
[0085]例如，第一下拉部分361包括第九晶体管T9和“9-1”晶体管T9-1。第九晶体管T9包括联接至第N+1进位