能在触控阶段获得补偿，从而使上拉节点的电位状态在触控阶段能够保持不变，在触控阶段结束后，上拉节点的电位从保持状态继续运行驱动扫描，进而避免触控信号和显示信号的相互干扰，实现正常的触控和显示，该移位寄存器单元能避免内嵌式触摸显示屏触控驱动和显示驱动之间的相互干扰，实现内嵌式触摸显示屏显示驱动和触控驱动的互相兼容。
[0032]本发明所提供的栅极驱动电路，通过采用上述移位寄存器单元，能避免内嵌式触摸显示屏触控驱动和显示驱动之间的相互干扰，实现内嵌式触摸显示屏显示驱动和触控驱动的互相兼容。
[0033]本发明所提供的显示装置，通过采用上述栅极驱动电路，能使该显示装置的显示驱动和触控驱动互不干扰，实现该显示装置显示驱动和触控驱动的互相兼容。
【附图说明】
[0034]图1为本发明实施例1中移位寄存器单元的电路图；
[0035]图2为本发明实施例1中移位寄存器单元的驱动时序图；
[0036]图3为本发明实施例2中移位寄存器单元的驱动时序图；
[0037]图4为本发明实施例2中移位寄存器单元在触控阶段发生漏电时的驱动时序图；
[0038]图5为本发明实施例3中移位寄存器单元的驱动时序图；
[0039]图6为本发明实施例3中移位寄存器单元在触控阶段发生漏电时的驱动时序图；
[0040]图7为本发明实施例4中栅极驱动电路的电路图。
[0041]其中的附图标记说明:
[0042]1.上拉模块；2.下拉模块；3.第一放噪模块；4.补偿模块；5.第二放噪模块。
【具体实施方式】
[0043]为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和【具体实施方式】对本发明所提供的一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置作进一步详细描述。
[0044]实施例1:
[0045]本实施例提供一种移位寄存器单元，如图1所示，包括上拉模块1、下拉模块2、第一电容Cl和第一放噪模块3，还包括补偿模块4 ;上拉模块1、下拉模块2、第一放噪模块3、补偿模块4和第一电容Cl的第一端连接于上拉节点HJ ;上拉模块1、第一放噪模块3和第一电容Cl的第二端连接移位寄存器单元的输出端Output。上拉模块，用于根据起始信号输入端Input输入的起始信号对移位寄存器单元输出端Output输出的信号上拉。下拉模块2，用于根据复位信号输入端Reset输入的复位信号对移位寄存器单元输出端Output输出的信号下拉。第一电容Cl，用于在上拉阶段提升上拉节点PU的电位。第一放噪模块3，用于在下拉阶段对移位寄存器单元输出端Output输出的信号放噪。补偿模块4，用于在触控阶段根据触控切换端SW输入的触控切换信号对上拉节点HJ的电位进行补偿。
[0046]该移位寄存器单元通过设置补偿模块4，使上拉节点HJ的电位能在触控阶段获得补偿，从而使上拉节点PU的电位状态在触控阶段能够保持不变，在触控阶段结束后，上拉节点PU的电位从保持状态继续运行驱动扫描，进而避免触控信号和显示信号的相互干扰，实现正常的触控和显示。
[0047]本实施例中，移位寄存器单元还包括第二放噪模块5，第二放噪模块5连接第一放噪模块3和移位寄存器单元的输出端Output ;第二放噪模块5用于在触控阶段根据触控切换端SW输入的触控切换信号对移位寄存器单元输出端Output输出的信号放噪。第二放噪模块5的设置，能使触控阶段移位寄存器单元的输出端Output不会输出任何信号，从而进一步避免触控阶段触控信号和显示信号之间的相互干扰。
[0048]本实施例中，补偿模块4包括第八晶体管M8和第九晶体管M9，第九晶体管M9的栅极和第一极连接上拉节点PU，第九晶体管M9的第二极连接第八晶体管M8的第二极；第八晶体管M8的栅极和第一极连接触控切换端SW。
[0049]本实施例中，第二放噪模块5包括第四晶体管M4，第四晶体管M4的栅极连接触控切换端SW，第四晶体管M4的第一极连接移位寄存器单元的输出端Output，第四晶体管M4的第二极连接第二电源VGL。
[0050]本实施例中，上拉模块I包括第一晶体管Ml和第三晶体管M3，第一晶体管Ml的栅极连接起始信号输入端Input，第一晶体管Ml的第一极连接第一电源VDD，第一晶体管Ml的第二极连接上拉节点HJ ;第三晶体管M3的栅极连接上拉节点PU，第三晶体管M3的第一极连接时钟信号端CLK，第三晶体管M3的第二极连接移位寄存器单元的输出端Output。
[0051]本实施例中，下拉模块2包括第二晶体管M2，第二晶体管M2的栅极连接复位信号输入端Reset，第二晶体管M2的第一极连接第三电源VSS，第二晶体管M2的第二极连接上拉节点PU。
[0052]本实施例中，第一放噪模块3包括第二电容C2、第五晶体管M5、第六晶体管M6和第七晶体管M7，第二电容C2的第一端连接时钟信号端CLK，第二电容C2的第二端连接第五晶体管M5的栅极、第七晶体管M7的栅极和第六晶体管M6的第一极；第五晶体管M5的第一极连接移位寄存器单元的输出端Output ;第六晶体管M6的栅极连接上拉节点HJ ;第七晶体管M7的第一极连接上拉节点HJ ;第五晶体管M5的第二极、第六晶体管M6的第二极和第七晶体管M7的第二极均连接第二电源VGL。第一放噪模块3的设置，能使该移位寄存器单元在未被扫描时，其输出端Output不会输出任何信号，从而避免该移位寄存器单元不会干扰其他正在被扫描的移位寄存器单元的工作。
[0053]基于移位寄存器单元的上述电路结构，本实施例还提供一种该移位寄存器单元的驱动方法，如图2所示，包括:
[0054]第一阶段:上拉模块根据起始信号输入端输入的起始信号对第一电容充电，对上拉节点的电位上拉。
[0055]在该阶段，起始信号输入端Input输入高电平信号，使得第一晶体管Ml管导通，其中，起始信号输入端Input输入的信号为上一级移位寄存器单元的输出端Output输出的信号；时钟信号端CLK输入低电平信号，第一电源VDD通过第一晶体管Ml给第一电容Cl充电，使得上拉节点HJ点电压拉高；上拉节点HJ点被拉为高电平，使得第六晶体管M6导通；第六晶体管M6导通，将下拉节点H)点拉为低电平；下拉节点H)为低电平，使得第五晶体管M5与第七晶体管M7关断，从而保证了栅极驱动信号的循环稳定性输出。
[0056]第二阶段:第一电容在充电完毕后继续提升上拉节点的电位，上拉模块继续对移位寄存器单元的输出端输出的信号上拉。
[0057]在该阶段，触控切换端SW输入为低电平信号(需要说明的是，在显示阶段，即扫描驱动阶段，触控切换端SW始终输入低电平信号)，第八晶体管M8和第四晶体管M4管处于关断状态；起始信号输入端Input输入低电平信号，第一晶体管Ml关断，上拉节点HJ继续保持高电平，第三晶体管M3保持开启状态；此时，时钟信号端CLK输入高电平信号，上拉节点PU由于自举效应电压增大，最终使输出端Output输出栅极驱动信号。由于上拉节点HJ为高电平，所以第六晶体管M6仍处于开启状态，从而使下拉节点H)仍保持低电平，第五晶体管M5和第七晶体管M7继续关闭，保证栅极驱动信号的稳定性输出。
[00