专利名称：阵列基板及其制造方法
技术领域：
本发明涉及一种阵列基板以及一种制造该阵列基板的方法。更具体地讲，本发明涉及一种能减少由制造过程中产生的静电引起的缺陷的阵列基板，以及一种制造该阵列基板的方法。
背景技术：
液晶显示面板典型地包括阵列基板、面对阵列基板的上基板及设置在阵列基板和上基板之间的液晶层，其中阵列基板包括像素区和信号施加区。像素区包括在第一方向上延伸的源极线，在基本垂直于第一方向的第二方向上延伸的栅极线，和通过开关器件电连接至源极线的像素电极。信号施加区包括第一驱动芯片焊盘和第二驱动芯片焊盘，在第一驱动芯片焊盘上安装将数据信号施加到源极线的数据驱动芯片，在第二驱动芯片焊盘上安装将栅极信号施加到栅极线的栅极驱动芯片。
当阵列基板完全地形成时，执行用于检测阵列基板上形成的导线的电气条件的布线测试，然后将阵列基板与上基板结合使得液晶层设置在阵列基板和上基板之间。接着，执行用于检测显示面板的电气和光学条件的视觉检测(称作V/I)工艺。
用于布线测试工艺和V/I工艺的测试线和测试焊盘分别沿着包括多个阵列基板的母板的分划线设置。详细地讲，布线测试焊盘设置在分划线的区外(或阵列基板的区外)，而V/I焊盘设置在分划线的区内(或阵列基板的边缘部分)。布线测试线和V/I线设置在分划线的区内。布线测试线和V/I线是共用的。
在完成布线测试工艺和沿着母基板的分划线切割阵列基板之后，通过设置在分划线区内的V/I线和V/I焊盘执行V/I。在布线测试和V/I工艺中，栅极线和源极线由某些元件(例如，2G2D或2G1D)分组并通过施加测试信号测试。
根据广泛地使用的布线测试，分别将偶数栅极线和奇数栅极线分组，将偶数栅极线组和奇数栅极线组连接至相互不同的静态电流放电布线，并将测试信号施加给偶数栅极线组和奇数栅极线组的每一个。此外，分别将偶数源极线和奇数源极线分组，将偶数源极线组和奇数源极线组连接至相互分离的静态电流放电布线，并将测试信号施加给偶数源极线组和奇数源极线组的每一个。
奇数栅极线和偶数栅极线相互交替，从而每个奇数栅极线相邻每个偶数栅极线，因此，可探测在偶数栅极线和奇数栅极线之间的电短路缺陷。因此，将偶数栅极线分组，并将奇数栅极线分组。上面描述的相同工艺也可应用于V/I工艺。
发明内容
本发明的实施例提供一种能够减少由制造工艺过程中产生的静电引起的缺陷的阵列基板。本发明的实施例也提供一种制造这种阵列基板的方法。
在根据本发明实施例的示例性阵列基板中，阵列基板包括第一测试线、第二测试线、第一源极线组、第二源极线组、多个栅极线和开关器件。第一测试线沿第一方向延伸，而第二测试线基本平行于第一测试线。第一源极线组沿基本垂直于第一方向的第二方向延伸，并电连接至第一测试线。第二源极线组沿第二方向延伸并电连接至第二测试线。每个栅极线沿第一方向延伸。开关器件形成在由第一源极线、第二源极线和栅极线围着的区域上。
例如，阵列基板还包括电结合至开关器件的像素电极层，并且第一测试线和第一源极线组通过由与像素电极层材料相同的材料组成的桥接图案相互电连接。阵列基板还包括电结合至开关器件的像素电极层，并且第二测试线和第二源极线组通过由与像素电极层材料相同的材料组成的桥接图案相互电连接。第一源极线组对应于奇数源极线，第二源极线组对应于偶数源极线，反之亦然。阵列基板还包括电结合至开关器件的像素电极，并且第一桥接图案将第一源极线和第一测试线电结合。像素电极和第一桥接图案形成于相同的层。
在根据本发明实施例的另一示例性阵列基板中，阵列基板包括第一测试线、第二测试线、第一栅极线组、第二栅极线组、源极线和开关器件。第一测试线沿第一方向延伸，第二测试线基本平行于第一测试线。第一栅极线组沿基本垂直于第一方向的第二方向延伸，并电连接至第一测试线。第二栅极线组沿第二方向延伸，并电连接至第二测试线。源极线沿第一方向延伸。开关器件形成在由第一栅极线组、第二栅极线组和源极线围着的区域上。例如，第一栅极线组对应于奇数栅极线，第二栅极线组对应于偶数栅极线，反之亦然。
在根据本发明实施例的又一示例性阵列基板中，阵列基板包括第一测试线、第二测试线、第一栅极线组、第二栅极线组、第三测试线、第四测试线、第一源极线组、第二源极线组和开关器件。第一测试线沿第一方向延伸。第二测试线基本平行于第一测试线。第一栅极线组沿基本垂直于第一方向的第二方向延伸，并电连接至第一测试线。第二栅极线组沿第二方向延伸，并电连接至第二测试线。第三测试线沿第二方向延伸。第四测试线基本平行于第三测试线。第一源极线组沿第一方向延伸，并电连接至第三测试线。第二源极线组沿第一方向延伸，并电连接至第四测试线。开关器件形成在由第一源极线、第二源极线、第一栅极线和第二栅极线围着的区域上。
根据制造阵列基板的示例性方法，形成沿第一方向延伸的第一测试线、第二测试线和栅极线。接着，形成沿第一方向延伸的短路棒、沿基本垂直于第一方向的第二方向从短路棒延伸的第一源极线、按预定的距离与第一源极线分离(或隔开)的第一漏电极、与短路棒分离地沿第二方向延伸的第二源极线、与第二源极线分离的第二漏电极。第一源极线和第一漏电极限定第一开关器件，而第二源极线和第二漏电极限定第二开关器件。然后，形成将第一测试线电结合至源极线的第一桥接图案、将第二测试线电结合至第二源极线的第二桥接图案、电连接至第一开关器件的第一像素电极层、电连接至第二开关器件的第二像素电极层。
根据制造阵列基板的示例性方法，形成沿第一方向延伸的第一测试线和第二测试线、沿基本垂直于第一方向的第二方向延伸的第二短路棒、沿第一方向从第二短路棒延伸的第一栅极线、沿第一方向延伸并与第二短路棒分离的第二栅极线组。然后，形成沿第二方向延伸的第三测试线和第四测试线、沿第一方向延伸的第一短路棒、沿第二方向从第一短路棒延伸的第一源极线组、按预定的距离与第一源极线分离的第一漏电极、与第一短路棒分离并沿第二方向延伸的第二源极线组、与第二源极线组分离的第二漏电极，其中第一源极线组和第一漏电极限定第一开关器件，第二源极线组和第二漏电极限定第二开关器件。然后，形成将第一测试线电结合至第一源极线的第一桥接图案、将第二测试线电结合至第二源极线的第二桥接图案、将第三测试线电结合至第一栅极线的第三桥接图案、将第四测试线电结合至第二栅极线的第四桥接图案、电连接至第一开关器件的第一像素电极层、电连接至第二开关器件的第二像素电极层。
因此，第一源极线代表奇数源极线或偶数源极线，第二源极线代表不同于第一源极线代表的剩余源极线。第一源极线从横向短路棒延伸并与第三布线测试线接触。第二源极线与横向短路棒分离并与第四布线测试线接触。
因此，通过将电连接至横向短路棒的奇数源极线和由分划线限定的区域内的布线测试线电结合，可避免在随后的过程中可能的静电损伤。此外，通过将与横向短路棒断开的源极线和与第三布线测试线相邻的第四布线测试线结合，自动满足了用于2G1D测试的条件。
根据本发明的实施例，结合至横向短路棒的源极线与第一布线测试线连接，并且与纵向短路棒结合的栅极线与第三布线测试线连接，从而各种实施例可防止母板受到静电的损伤。
此外，未结合至横向短路棒的源极线与第二布线测试线连接，并且未结合至纵向短路棒的栅极线与第四布线测试线连接，从而各种实施例可容易地实现2G2D测试条件，而且可不必提供例如用以除去1G1D线的金属蚀刻工艺和激光修整工艺等附加工艺。
在V/I工艺中，由于奇数线和偶数线之间的表面电阻经过调整，根据本发明实施例的实施例可提高测试工艺的探测能力，从而降低了显示产品中的亮度偏差。甚至在形成像素电极期间形成桥接图案之前，栅极线和源极线分别相互连接，从而根据本发明实施例的实施例可使因静电造成的不良效果最小化。
下面通过结合附图对本发明的详细描述，本发明的上述和其他优点将会变得更加清楚，其中图1是示意性地示出了根据本发明示例性实施例与阵列基板对应的部分母板的平面图；图2是示出图1中的部分母板的布局视图；图3是沿图2中的I-I′线截取的剖视图；
图4是显示图2中的母板的第一制造工艺的平面图；图5是沿图4中的II-II′线截取的剖视图；图6是显示图2中的母板的第二制造工艺的平面图；图7和图8是沿图6中的III-III′线截取的剖视图；图9是显示图2中的母板的第三制造工艺的平面图；图10和图11是沿图9中的IV-IV′线截取的剖视图；图12是显示图2中的母板的第五制造工艺的平面图；图13是沿图12中的V-V′线截取的剖视图；图14是显示图2中的母板的第六制造工艺的剖视图；图15是示意性地示出了根据本发明的另一示例性实施例与阵列基板对应的部分母板的平面图；图16是示出图15中的部分母板的布局视图；图17是示意性地示出了根据本发明的又一示例性实施例与阵列基板对应的部分母板的平面图；图18是示出图17中的部分母板的平面图。
具体实施例方式
应当理解，在不脱离这里所公开的本发明的原理的情况下，可以对下面描述的本发明的示例性实施例进行许多不同方式的变型，因此，本发明的范围不局限于下面的这些具体实施例。适当的说法是，提供这些实施例是为了使得该公开彻底和完全，并且通过举例而非限制性的方式将本发明的构思充分地传达给本领域的技术人员。
下文将参照附图详细地描述本发明的实施例。值得注意的是，在不脱离由下面将描述的实施例所限定的本发明的精神和范围的情况下，可以对这里描述的实施例进行各种改变、替代和变动。实施例仅是为向本领域的技术人员示出本发明的精神的例子。在图中，为清晰起见，层的厚度可被夸大了。术语“设置在...上”可包括“设置在...的上方”，从而可在其间设置物体。术语“直接设置在...上”意思是在其间没有设置物体。
实施例1图1是示意性地示出了根据本发明示例性实施例与阵列基板对应的部分母板的平面图。图2是示出图1中的部分母板的布局视图。
参照图1，根据本发明的示例性实施例的母板200包括阵列基板100。在图1中，示出的母板200仅包括一个阵列基板，但母板200可包括两个或更多阵列基板。每个阵列基板100被分划线围着。当完成所有的阵列基板时，从母板200切割出各阵列基板。母板200还包括第一布线测试电路210、纵向短路棒220、第二布线测试电路240和横向短路棒250。
参照图2，母板200包括显示区DA、围着显示区DA的第一周边区PA1和围着第一周边区PA1的第二周边区PA2。阵列基板100形成在显示区DA和第一周边区PA1上。第一布线测试电路210和第二布线测试电路240形成在第一周边区PA1上。纵向短路棒220和横向短路棒250形成在第二周边区PA2上。阵列基板100包括在显示区DA上形成的像素部分110、在第一周边区PA1上形成的第一视觉检测(V/I)部分120和第二V/I部分130。
再参照图1，像素部分110包括多个源极线、多个栅极线、薄膜晶体管(TFT)开关器件、第一电极(或像素电极)和存储电容器CST。各源极线在第一方向上延伸，各栅极线在基本垂直于第一方向的第二方向上延伸。各TFT开关器件包括栅电极、源电极和漏电极，栅电极电连接至栅极线之一，源电极电连接至源极线之一，漏电极电连接至像素电极。
第一V/I部分120包括第一V/I焊盘121、第一V/I线123和多个第一驱动芯片焊盘125。第一驱动芯片(未示出)安装在第一驱动芯片焊盘125上。第一驱动芯片焊盘125可根据源极线分组。例如，第一组第一驱动芯片焊盘125可对应于第(3n-2)个源极线，第二组第一驱动芯片焊盘125可对应于第(3n-1)个源极线，第三组第一驱动芯片焊盘125可对应于第3n个源极线，其中，n是自然数。在同一组中的第一驱动芯片焊盘125通过第一V/I线123相互电连接，因而第一V/I线的数目是三。对于各第一驱动芯片焊盘125第一V/I焊盘121和第一V/I线123可单独形成。根据2D模式，第一V/I焊盘121可具有分别对应于第一组、第二组和第三组第一驱动芯片焊盘125的三个焊盘。换言之，第一V/I焊盘121的三个焊盘对应于各个第一V/I线121。
第二V/I部分130包括第二V/I焊盘131、第二V/I线133和多个第二驱动芯片焊盘135。第二驱动芯片(未示出)安装在第二驱动芯片焊盘135上。第二驱动芯片焊盘135可根据栅极线分组。例如，第一组第二驱动芯片焊盘135可对应于第(2n-1)个栅极线，第二组第二驱动芯片焊盘135可对应于第2n个栅极线，其中，n是自然数。在同一组中的第二驱动芯片焊盘135通过第二V/I线133相互电连接，因而第二V/I线的数目是二。对于各第二驱动芯片焊盘135第二V/I焊盘131和第二V/I线133可单独形成。根据2G模式，第二V/I焊盘131可具有分别对应于第一组和第二组第二驱动芯片焊盘135的两个焊盘。换言之，第二V/I焊盘131的两个焊盘对应于各个第二V/I线131。
现在参照图1和图2，给第一布线测试电路210施加测试信号用于测试在阵列基板100上形成的源极线的电气运行状态(或连续性)。第一布线测试电路210包括第一布线测试焊盘213、第二布线测试焊盘215、第一布线测试线212和第二布线测试线214。布线测试对应于电压测试。换言之，布线测试可通过电压补偿或电压偏差基准设定测试来执行。具体地讲，根据2D模式，将第一测试信号经第一布线测试焊盘213施加到奇数源极线，将第二测试信号经第二布线测试焊盘215施加到偶数源极线。根据2G模式，第一布线测试线212电连接至每个奇数源极线，第二布线测试线214电连接至每个偶数源极线。沿第一方向形成的纵向短路棒220防止外部静电直接流入沿第二方向形成的栅极线。纵向短路棒220电连接至奇数栅极线。给第二布线测试电路240施加测试信号用于测试在阵列基板100上形成的栅极线的电气运行状态。第二布线测试电路240包括第三布线测试焊盘243、第四布线测试焊盘245、第三布线测试线242和第四布线测试线244。
具体地讲，根据2G模式，将第三测试信号经第三布线测试焊盘243施加到奇数栅极线，将第四测试信号经第四布线测试焊盘245施加到偶数栅极线。第三布线测试线242电连接至奇数栅极线，第四布线测试线244电连接至偶数栅极线。根据2G模式，第三布线测试焊盘243是用来将第三测试信号施加到奇数栅极线的焊盘，第四布线测试焊盘245是用来将第四测试信号施加到偶数栅极线的焊盘。第三布线测试线242电连接至奇数栅极线，第四布线测试线244电连接至偶数栅极线。沿第二方向形成的横向短路棒250防止外部静电直接流入沿第一方向形成的源极线。根据2D模式，横向短路棒250电连接至奇数源极线。
如上所示出的，通过将电连接至横向短路棒250的奇数源极线251电结合至由分划线围着的像素区内的第一布线测试线212，以及通过将电连接至纵向短路棒220的奇数栅极线221电结合至由分划线围着的像素区内的第三布线测试线242，防止了静电损伤。此外，通过将与横向短路棒250电断开的源极线255结合至相邻第一布线测试线212的第二布线测试线214，以及通过将与纵向短路棒220电断开的栅极线225结合至与第三布线测试线242相邻的第四布线测试线244，将自动满足用于2G2D测试的条件。
图3是沿图2中的I-I′线截取的剖视图。参照图2和图3，第一布线测试线212在母板的第一周边区PA1内横向伸展，而第二布线测试线214在第一周边区PA1内平行于第一布线测试线212伸展。纵向短路棒220在母板的第二周边区PA2内纵向延伸。第三布线测试线242在母板的第一周边区PA1内纵向延伸，第四布线测试线244在第一周边区PA1内平行于第三测试线242延伸。横向短路棒250在母板的第二周边区PA2内横向延伸。
第一栅极线221沿横向方向从纵向短路棒220延伸，并电连接至第三布线测试线242。第二栅极线225横向延伸，并电连接至第四布线测试线244。纵向短路棒220可比第一栅极线221和第二栅极线225宽。例如，纵向短路棒220具有的宽度基本上等于或大于第一栅极线221或第二栅极线225的宽度的五倍。
第一源极线251从横向短路棒250沿纵向方向延伸，并电连接至第一布线测试线212。第二源极线255纵向延伸，并电连接至第二布线测试线214。横向短路棒250可比第一源极线251和第二源极线255宽。例如，横向短路棒250的宽度基本上等于或大于第一源极线251或第二源极线255的宽度的五倍。TFT开关器件和电连接至TFT开关器件的漏电极的像素电极形成在由两个相邻的栅极线和两个相邻的源极线限定的显示区DA内。第一布线测试线212和第二布线测试线214形成在围着显示区DA的第一周边区PA1上，横向短路棒250形成在围着第一周边区PA1的第二周边区PA2上。
下文，将参照图4至图14解释根据本发明的实施例的母板的制造工艺。图4是显示图2中的母板的第一制造工艺的平面图。图5是沿图4中的II-II′线截取的剖视图。第一制造工艺包括在栅极金属的形成过程中形成电连接奇数栅极线的纵向短路棒。参照图4和图5，例如，通过溅射方法在基板上形成导电层。根据溅射方法，由电场高度加速的电子与氩(Ar)原子碰撞以使氩原子电离成氩离子和电子，然后激发的氩离子与施加有负电压的靶对象碰撞以使靶原子散射，从而散射的靶原子沉积在将要被气相沉积的基板上。
之后，通过例如光刻技术工艺使用第一掩模MA1图案化导电层来形成第一栅极线221、第一栅极焊盘222、第一栅电极223、第二栅极线225、第二栅极焊盘226和第二栅电极227，其中，第一栅极焊盘222电结合至第一栅极线221的端子，第一栅电极223从第一栅极线221延伸，第二栅极焊盘226电结合至第二栅极线225的端子，第二栅电极227从第二栅极线225延伸。电连接奇数栅极线的纵向短路棒220也形成在第二周边区PA2上。纵向短路棒220在随后的过程中分散施加给栅极线的静电。横向延伸的第一布线测试线212和平行于第一布线测试线212延伸的第二布线测试线214也形成在第一周边区PA1内。
图6是显示图2中的母板的第二制造工艺的平面图。图7和图8是沿图6中的III-III′线截取的剖视图。参照图6到图8，在基板上形成包括例如氮化硅(SiNx)的介电材料的栅极绝缘层230。之后，在基板上形成非晶硅(a-Si)层，在非晶硅(a-Si)层上形成n+非晶硅(n+a-Si)层以形成半导体层232。例如，通过低温化学气相沉积(LTCVD)、等离子体增强化学气相沉积(PECVD)或溅射方法可形成栅极绝缘层230或非晶硅层。通过例如光刻技术工艺使用第二掩模MA2图案化半导体层232来形成薄膜晶体管(TFT)的半导体图案。
图9是显示图2中的母板的第三制造工艺的平面图。图10和图11是沿图9中的IV-IV′线截取的剖视图。参照图9至图11，通过例如溅射法在基板上形成导电层，然后通过例如光刻技术使用第三掩模MA3图案化导电层来形成源极线251、从源极线251延伸的源电极253和与源电极253分离的漏电极254。另一种方式是，通过一种光刻技术工艺使用一个掩模可形成半导体层232、源极线251、源电极253和漏电极254，使得工艺简化并去掉了一道掩模工艺。之后，可顺序地形成例如氮化硅(SiNx)的钝化层260和有机绝缘层262以形成保护绝缘层。可省略有机绝缘层262。换言之，有机绝缘层262是可选的。
图12是显示图2中的母板的第五制造工艺的平面图。图13是沿图12中的V-V′线截取的剖视图。参照图12和图13，通过例如光刻技术工艺使用第四掩模MA4除去设置在漏电极254上方的部分保护绝缘层260和262。此外，也除去设置在栅极焊盘区上方的部分保护绝缘层以暴露第一栅极焊盘222和第二栅极焊盘226，也除去设置在数据焊盘区上方的部分保护绝缘层以暴露第一数据焊盘252和第二数据焊盘256。
更详细地讲，除去部分保护绝缘(钝化)层260和262以形成第一接触孔CNT1和第二接触孔CNT2、第三接触孔CNT3、第四接触孔CNT4和第五接触孔CNT5、第六接触孔CNT6和第七接触孔CNT7，其中，第一接触孔CNT1和第二接触孔CNT2用来将第一栅极线221电连接至第三布线测试线242，第三接触孔CNT3用来暴露开关器件的漏电极254，第四接触孔CNT4和第五接触孔CNT5用来将第二布线测试线214电连接至第二源极线255，第六接触孔CNT6和第七接触孔CNT7用来将第一布线测试线212电连接至第一源极线251。按相同的方式，在保护绝缘(钝化)层内也形成用来电连接第二栅极线225和第四布线测试线244的接触孔、用来暴露第一栅极焊盘222和第二栅极焊盘226的接触孔和用来暴露第一数据焊盘252和第二数据焊盘256的接触孔。
图14是显示图2中的母板的第六制造工艺的剖视图。参照图2、图3和图14，包括例如氧化铟锡(ITO)的透光导电层形成在保护绝缘层260和262上。通过例如光刻技术工艺使用第五掩模MA5图案化透光导电层来形成像素电极271及桥接图案272、274、276和278。更详细地讲，第一桥接图案272将第三布线测试线242电连接至从纵向短路棒220延伸的第一栅极线221。第二桥接图案274将第四布线测试线244电连接至与纵向短路棒220分离的第二栅极线225。第四桥接图案276将第二布线测试线214电连接至与横向短路棒250分离的第二源极线255。第三桥接图案278将第一布线测试线212电连接至从横向短路棒250延伸的第一源极线251。因此，可自动地实现2G2D模式的布线测试。当阵列基板与母板分离时，通过短路棒相互电连接的奇数线相互电分离。于是，由于相邻的奇数或偶数短路棒线之间的电阻均匀，可均匀地实现V/I工艺。当完成V/I工艺时，通过玻璃边缘研磨方法或激光修整方法除去短路棒，然后执行总的测试或安装驱动器IC。
如上所述，根据本发明的实施例，第一源极线组对应于奇数源极线或偶数源极线，第二源极线组对应于第一源极线之外剩余的源极线。第一栅极线组对应于奇数栅极线或偶数栅极线，第二栅极线对应于第一栅极线之外剩余的栅极线。第一源极线从横向短路棒延伸，并与第一布线测试线接触。第二源极线与横向短路棒分离，并与第二布线测试线接触。第一栅极线从纵向短路棒延伸，并与第三布线测试线接触。第二栅极线与纵向短路棒分离，并与第四布线测试线接触。
因此，通过将电连接至横向短路棒的奇数源极线和由分划线限定的区域内的布线测试线电结合，可防止在随后的工艺过程中可能的静电损伤。此外，通过将与横向短路棒断开的偶数源极线和与第三布线测试线相邻的第四布线测试线电结合，自动满足了用于2G2D V/I测试的条件。奇数源极线或栅极线可从横向或纵向短路棒延伸，而偶数源极线或栅极线与横向或纵向短路棒分离。
实施例2图15是示意性地示出了根据本发明的另一示例性实施例与阵列基板对应的部分母板的平面图。图16是示出图15中的部分母板的布局视图。参照图15和图16，根据本实施例的母板300包括阵列基板100、第一布线测试电路310、纵向短路棒320、第二布线测试电路340和横向短路棒350，阵列基板100由由分划线限定。与图1中相同的元件用相同的标号表示，因此将省略对相同元件的详细描述。
如显示的，母板300包括显示区DA、围着显示区DA的第一周边区PA1和围着第一周边区PA1的第二周边区PA2。阵列基板100形成在显示区DA和第一周边区PA1上。第一布线测试电路310和第二布线测试电路340形成在第一周边区PA1上。纵向短路棒320和横向短路棒350形成在第二周边区PA2上。象如图1中的情况一样，示出的母板300仅包括一个阵列基板，但母板300可包括两个或更多阵列基板。给第一布线测试电路310施加测试信号用于测试在阵列基板100上形成的源极线的电气运行状态(或连续性)。第一布线测试电路310包括第一布线测试焊盘313、第二布线测试焊盘315、第一布线测试线312和第二布线测试线314。
例如，根据2D模式，将第一测试信号经第一布线测试焊盘313施加到奇数源极线，将第二测试信号经第二布线测试焊盘315施加到偶数源极线。第一布线测试线312电连接至奇数源极线，而第二布线测试线314电连接至偶数源极线。沿第一方向形成的纵向短路棒320防止外部静电直接流入沿第二方向形成的栅极线。根据1G模式，纵向短路棒320电连接栅极线。纵向短路棒320设置在第二布线测试电路340的外面。
给第二布线测试电路340施加测试信号用于测试在阵列基板100上形成的多个栅极线的电气运行状态(或连续性)。第二布线测试电路340包括第三布线测试焊盘343、第四布线测试焊盘345、第三布线测试线342和第四布线测试线344。具体地讲，根据2G模式，将第三测试信号经第三布线测试焊盘343施加到奇数栅极线，将第四测试信号经第四布线测试焊盘345施加到偶数栅极线。第三布线测试线342电连接至奇数栅极线，第四布线测试线344电连接至偶数栅极线。沿第二方向形成的横向短路棒350防止外部静电直接流入沿第一方向形成的源极线。根据2D模式，横向短路棒350电连接奇数源极线。
如上所述，在根据本发明的实施例中，第一源极线代表奇数源极线或偶数源极线，第二源极线代表第一源极线之外剩余的源极线。第一源极线从横向短路棒延伸，并与第一布线测试线接触。第二源极线与横向短路棒分离，并与第二布线测试线接触。
因此，通过将电连接至横向短路棒的奇数源极线和由分划线限定的区域内的布线测试线电结合，能够防止在随后的工艺过程中的静电损伤。此外，通过将与横向短路棒断开的源极线和与第三布线测试线相邻的第四布线测试线结合，自动满足了用于1G2D测试的条件。
实施例3图17是示意性地示出了根据本发明的又一示例性实施例与阵列基板对应的部分母板的平面图。图18是示出图17中的部分母板的平面图。参照图17和图18，根据本实施例的母板400包括阵列基板100、第一布线测试电路410、纵向短路棒420、第二布线测试电路440和横向短路棒450，阵列基板100由由分划线限定。与图1中相同的元件用相同的标号表示，因此将省略对相同元件的详细描述。
母板400被划分为显示区DA、围着显示区DA的第一周边区PA1和围着第一周边区PA1的第二周边区PA2。阵列基板100形成在显示区DA和第一周边区PA1上。第一布线测试电路410和第二布线测试电路440形成在第一周边区PA1上。纵向短路棒420和横向短路棒450形成在第二周边区PA2上。在图17和图18中，示出的母板400仅包括一个阵列基板，但母板400可包括两个或更多阵列基板。
给第一布线测试电路410施加测试信号用于测试在阵列基板100上形成的源极线的电气运行状态(或连续性)。第一布线测试电路410包括第一布线测试焊盘413、第二布线测试焊盘415、第一布线测试线412和第二布线测试线414。例如，根据2D模式，将第一测试信号经第一布线测试焊盘413施加到奇数源极线，将第二测试信号经第二布线测试焊盘415施加到偶数源极线。第一布线测试线412电连接至奇数源极线，而第二布线测试线414电连接至偶数源极线。沿第一方向形成的纵向短路棒420防止外部静电直接流入沿第二方向形成的栅极线。根据2G模式，纵向短路棒420电连接至在多个栅极线之中的奇数栅极线。给第二布线测试电路440施加测试信号用于测试在阵列基板100上形成的多个栅极线的电气运行状态。第二布线测试电路440包括第二布线测试焊盘443和445、第二布线测试线442和444。
根据2G模式，第二布线测试焊盘443将第一测试信号施加到奇数栅极线，而第二布线测试焊盘445将第二测试信号施加到偶数栅极线。第二布线测试线442电连接至奇数栅极线，而第二布线测试线444电连接至偶数栅极线。横向短路棒450防止外部静电直接流入在基板100上纵向形成的源极线。根据1D模式，横向短路棒450可包括将源极线约束到第一布线测试电路410最外部上的纵向形成的线。
如上所述，在根据本发明的实施例中，第一源极线代表奇数源极线或偶数源极线，第二源极线代表第一源极线之外剩余的栅极线。第一源极线从横向短路棒延伸，并与第一布线测试线接触。第二源极线与横向短路棒分离，并与第四布线测试线接触。
因此，通过将连接至纵向短路棒的奇数栅极线和由分划线限定的区域内的布线测试线电结合，可避免在随后的工艺过程中可能的静电损伤。此外，通过将与纵向短路棒断开的栅极线和与第三布线测试线相邻的第四布线测试线结合，自动满足了用于2G1D测试的条件。
根据本发明的实施例，结合至横向短路棒的源极线与第一布线测试线连接，并且结合至纵向短路棒的栅极线与第三布线测试线连接，从而该实施例可防止母板受到静电的损伤。此外，未结合至横向短路棒的源极线与第二布线测试线连接，并且未结合至纵向短路棒的栅极线与第四布线测试线连接，从而该实施例可容易地完成2G2D测试条件，而且可不需要例如用以除去1G1D线的金属蚀刻工艺和激光修整工艺等附加工艺。在V/I工艺中，由于奇数线和偶数线之间的表面电阻经过调整，根据本发明的实施例可提高测试工艺的探测能力，从而降低了在显示产品中的亮度偏差。甚至在形成像素电极期间形成桥接图案之前，栅极线和源极线分别相互连接，从而根据本发明的实施例可使因静电造成的不良效果最小化。
尽管已经详细描述了本发明的示例性实施例及其优点，但应当理解，在不脱离由权利要求所限定的本发明的范围的情况下，可以对这里描述的实施例进行各种改变、替代和变动。
权利要求
1.一种阵列基板，包括第一测试线，在基板上形成并沿第一方向延伸；第二测试线，基本平行于所述第一测试线设置；第一源极线组，沿第二方向延伸并基本垂直于所述第一方向设置，所述第一源极线组电连接至所述第一测试线；第二源极线组，沿所述第二方向延伸，所述第二源极线组电连接至所述第二测试线；多个栅极线，每个栅极线沿所述第一方向延伸；开关器件，在由所述第一源极线组、所述第二源极线组和所述多个栅极线围着的区域上形成。
2.如权利要求1所述的阵列基板，还包括电结合至所述开关器件的像素电极层，其中，所述第一测试线和所述第一源极线组通过由与所述像素电极层材料相同的材料组成的桥接图案相互电连接。
3.如权利要求1所述的阵列基板，还包括电结合至所述开关器件的像素电极层，其中，所述第二测试线和所述第二源极线组通过由与所述像素电极层材料相同的材料组成的桥接图案相互电连接。
4.如权利要求1所述的阵列基板，其中，所述第一源极线组对应于奇数源极线，所述第二源极线组对应于偶数源极线。
5.如权利要求1所述的阵列基板，其中，所述第一源极线组对应于偶数源极线，所述第二源极线组对应于奇数源极线。
6.如权利要求1所述的阵列基板，还包括像素电极，电结合至所述开关器件；第一桥接图案，将所述第一源极线和所述第一测试线电结合，其中，所述像素电极和所述第一桥接图案形成于相同的层。
7.如权利要求1所述的阵列基板，还包括像素电极，电结合至所述开关器件；第二桥接图案，将所述第二源极线与所述第二测试线电结合，其中，所述像素电极和所述第二桥接图案形成于相同的层。
8.一种阵列基板，包括第一测试线，沿第一方向延伸；第二测试线，基本平行于所述第一测试线设置；第一栅极线组，沿第二方向延伸并基本垂直于所述第一方向设置，所述第一栅极线组电连接至所述第一测试线；第二栅极线组，沿所述第二方向延伸，所述第二栅极线组电连接至所述第二测试线；源极线，沿所述第一方向延伸；开关器件，在由所述第一栅极线组、所述第二栅极线组和所述源极线围着的区域上形成。
9.如权利要求8所述的阵列基板，其中，所述第一栅极线组对应于奇数栅极线，所述第二栅极线组对应于偶数栅极线。
10.如权利要求8所述的阵列基板，其中，所述第一栅极线组对应于偶数栅极线，所述第二栅极线组对应于奇数栅极线。
11.一种阵列基板，包括第一测试线，沿第一方向延伸；第二测试线，基本平行于所述第一测试线设置；第一栅极线组，沿第二方向延伸并基本垂直于所述第一方向设置，所述第一栅极线组电连接至所述第一测试线；第二栅极线组，沿所述第二方向延伸，所述第二栅极线组电连接至所述第二测试线；第三测试线，沿所述第二方向延伸；第四测试线，基本平行于所述第三测试线设置；第一源极线组，沿所述第一方向延伸，所述第一源极线组电连接至所述第三测试线；第二源极线组，沿所述第一方向延伸，所述第二源极线组电连接至所述第四测试线；开关器件，在由所述第一源极线组、所述第二源极线组、所述第一栅极线组和所述第二栅极线组围着的区域上形成。
12.如权利要求11所述的阵列基板，其中，所述第一源极线组对应于奇数源极线，所述第二源极线组对应于偶数源极线。
13.如权利要求11所述的阵列基板，其中，所述第一栅极线组对应于奇数栅极线，所述第二栅极线组对应于偶数栅极线。
14.一种制造阵列基板的方法，包括形成沿第一方向延伸的第一测试线、第二测试线和栅极线；形成沿所述第一方向延伸的短路棒、沿基本垂直于所述第一方向的第二方向从所述短路棒延伸的第一源极线、与所述第一源极线分离的第一漏电极、与所述短路棒分离地沿所述第二方向延伸的第二源极线、与所述第二源极线分离的第二漏电极，其中，所述第一源极线和所述第一漏电极限定第一开关器件，所述第二源极线和所述第二漏电极限定第二开关器件；形成将所述第一测试线电结合至所述源极线的第一桥接图案、将所述第二测试线电结合至所述第二源极线的第二桥接图案、电连接所述第一开关器件的第一像素电极层、电连接至所述第二开关器件的第二像素电极层。
15.如权利要求14所述的方法，其中，所述第一测试线和所述第二测试线形成在围着显示区的第一周边区内，所述第一开关器件和所述第二开关器件形成在所述显示区上，所述短路棒形成在围着所述第一周边区的第二周边区内，所述方法还包括沿围着所述第二周边区的分划线切割所述阵列基板。
16.如权利要求14所述的方法，其中，所述第一测试线和所述第二测试线形成在围着所述显示区的所述第一周边区内，所述第一开关器件和所述第二开关器件形成在所述显示区上，所述短路棒形成在围着所述第一周边区的所述第二周边区内，所述第一源极线形成在所述第一周边区、所述第二周边区和所述显示区上，所述第二源极线形成在所述第一周边区和所述显示区上。
17.如权利要求14所述的方法，其中，形成所述第一桥接图案和所述第二桥接图案及所述第一像素电极层和所述第二像素电极层，包括形成钝化层；在所述钝化层上形成接触孔，所述接触孔分别暴露所述第一测试线和所述第一源极线、所述第二测试线和所述第二源极线、所述第一开关器件和所述第二开关器件的所述漏电极。
18.一种制造阵列基板的方法，包括形成沿第一方向延伸的第一测试线和第二测试线、沿基本垂直于所述第一方向的第二方向延伸的第二短路棒、沿所述第一方向从所述第二短路棒延伸的第一栅极线、沿所述第一方向延伸并与所述第二短路棒分离的第二栅极线组；形成沿所述第二方向延伸的第三测试线和第四测试线、沿所述第一方向延伸的第一短路棒、沿所述第二方向从所述第一短路棒延伸的第一源极线组、按预定的距离与所述第一源极线分离的第一漏电极、与所述第一短路棒分离并沿所述第二方向延伸的第二源极线组、与所述第二源极线组分离的第二漏电极，其中所述第一源极线组和所述第一漏电极限定第一开关器件，所述第二源极线组和所述第二漏电极限定第二开关器件；形成将所述第一测试线电结合至所述源极线的第一桥接图案、将所述第二测试线电结合至所述第二源极线的第二桥接图案、将所述第三测试线电结合至所述第二栅极线的第三桥接图案、将所述第四测试线电结合至所述第二栅极线的第四桥接图案、电连接至所述第一开关器件的第一像素电极层、电连接至所述第二开关器件的第二像素电极层。
19.如权利要求18所述的方法，其中，所述第一测试线和所述第二测试线形成在围着显示区的第一周边区内，所述第一开关器件和所述第二开关器件形成在所述显示区上，所述第一短路棒和所述第二短路棒形成在围着所述第一周边区的第二周边区内，所述方法还包括沿围着所述第二周边区的分划线切割所述阵列基板。
20.如权利要求18所述的方法，其中，所述第一测试线和所述第二测试线形成在围着所述显示区的所述第一周边区内，所述第一开关器件和所述第二开关器件形成在所述显示区上，所述第一短路棒形成在围着所述第一周边区的所述第二周边区内，所述第一源极线形成在所述第一周边区、所述第二周边区和所述显示区上，所述第二源极线形成在所述第一周边区和所述显示区上。
21.如权利要求18所述的方法，其中，所述第三测试线和所述第四测试线形成在围着所述显示区的所述第一周边区内，所述第一开关器件和所述第二开关器件形成在所述显示区上，所述第二短路棒形成在围着所述第一周边区的所述第二周边区内，所述第一栅极线形成在所述第一周边区、所述第二周边区和所述显示区上，所述第二栅极线形成在所述第一周边区和所述显示区上。
22.如权利要求18所述的方法，其中，形成所述第一桥接图案和所述第二桥接图案及所述第一像素电极层和所述第二像素电极层，包括形成钝化层；在所述钝化层上形成接触孔，所述接触孔分别暴露所述第一测试线和所述第一源极线、所述第二测试线和所述第二源极线、所述第三测试线和所述第一栅极线、所述第四测试线和所述第二栅极线、所述第一开关器件和所述第二开关器件的所述漏电极。
全文摘要
根据本发明的实施例，阵列基板包括第一测试线、第二测试线、第一源极线组、第二源极线组、多个栅极线和开关器件。第一测试线沿第一方向延伸。第二测试线基本平行于第一测试线。第一源极线组沿基本垂直于第一方向的第二方向延伸，并电连接至第一测试线。第二源极线组沿第二方向延伸并电连接至第二测试线。每个栅极线沿第一方向延伸。开关器件形成在由第一源极线、第二源极线和栅极线围着的区域上。因此，可减少由制造过程中产生的静电引起的缺陷。
文档编号G02F1/136GK1740881SQ200510092930
公开日2006年3月1日 申请日期2005年8月24日 优先权日2004年8月24日
发明者金东奎 申请人:三星电子株式会社