专利名称：栅极驱动电路和带有该电路的显示设备的制作方法
技术领域：
本发明涉及栅极驱动电路和带有该驱动电路的显示设备。更具体地说，本发明涉及用于使用每个都具有多级的多个移位寄存器来驱动多条栅极线的栅极驱动电路，以及具有该驱动电路的显示设备。
背景技术：
液晶显示器(LCD)是这样的设备其中将电场施加到已经被注入到两个基板之间的具有各向异性介电常数的液晶物质，并且调整电场的强度以控制被传送到基板上的光量，以便可以在其上显示所期望的图像。
以这样的状态在这种LCD的基板上形成多条彼此平行的栅极线和横跨栅极线的多条数据线栅极线和数据线彼此绝缘，并且将每个像素限定在由这些栅极线和数据线所包围的区域中。在各条栅极线和数据线彼此交叉的部分形成薄膜晶体管(下面称为“TFT”)和像素电极。
LCD包括用于驱动栅极线的栅极驱动电路和用于驱动数据线的源极驱动电路。如果栅极驱动电路将预定电压施加到栅极线，则分别连接到TFT的两端的数据线和像素电极彼此电连接。此时，源极驱动电路通过数据线施加预定的数据电压到像素电极，以便驱动LCD。
可以使用移位寄存器来驱动栅极驱动电路。
图1示出了根据现有技术的构成LCD板的栅极驱动电路的移位寄存器的框图。
该移位寄存器包括多个级21，其每一个包括用于驱动栅极线G1到G5的每一条的第一输出端GOUT、第二输出端SOUT、输入端IN、控制端CT、时钟输入端CK、地电压端VSS和驱动电压端VDD。
级21连接到每条栅极线而第二输出端SOUT连接到随后级的输入端IN和前面级的控制端CT两者，从而将级进行彼此依赖地连接以驱动所有的栅极线。
为了在LCD上平滑地显示运动图像，应该每秒至少60次驱动栅极线。但是，因为如此配置的移位寄存器具有低操作速度，所以难于如通常所需要的那样驱动多至400条栅极线。
发明内容
提供本发明的示例实施方式以解决上述问题。因此，本发明的示例实施方式提供用于使用每个都具有多级的多个移位寄存器来驱动多条栅极线的栅极驱动电路，以及具有该栅极驱动电路的显示设备。
根据本发明的示例实施方式，提供用于将驱动信号输出到多条栅极线的栅极驱动电路，其包括用于分别驱动被分为p个组的栅极线的p个移位寄存器(其中p是3或3以上的任意自然数)。每个移位寄存器包括彼此依赖地连接的多个级，而且将开始信号输入到每个移位寄存器的第一级的输入端，并且将来自特定级的输出信号连接到每个移位寄存器的随后级的输入端，从而借助于相应级的输出信号来顺序驱动多条栅极线。
将p个移位寄存器中所使用的p个开始信号彼此移位1/p。
每个级可以包括输入端，用于接收之前级的任何一级中输出的级驱动信号；时钟端，用于接收彼此具有相位差的多个时钟信号中的任何一个时钟信号；控制端，用于接收随后级中的任何一级所输出的级驱动信号；第一输出端，用于输出级驱动信号。
每个级可以还包括第二输出端，用于将级驱动信号输出到随后级的任何一级。
在该示例实施方式中，p是为4的自然数，而将栅极线分为以4n-3、4n-2、4n-1和4n(其中n是1或1以上的自然数)为顺序的四个组。
根据本发明的示例实施方式，提供一种显示设备，其包括显示装置，其包括多条栅极线、与栅极线交叉的多条数据线以及形成在栅极线和数据线之间的开关元件和像素电极；栅极驱动电路，用于选择栅极线和允许连接到所选择的栅极线的开关元件被导通；以及源极驱动电路，用于通过开关元件根据输入的图像数据的导通来驱动连接到像素电极的数据线。栅极驱动电路包括用于分别驱动被分为p个组的栅极线的p个移位寄存器(其中p是3或3以上的任意自然数)，每个移位寄存器包括彼此依赖地连接的多个级，并且将开始信号输入到每个移位寄存器的第一级的输入端，而且将来自特定级的输出信号连接到每个移位寄存器的随后级的输入端，从而借助于相应级的输出信号来顺序驱动多条栅极线。
将在p个移位寄存器中所使用的p开始信号彼此移位1/p。
每个级可以包括输入端，用于接收之前级的任何一级所输出的级驱动信号；时钟端，用于接收彼此具有相位差的多个时钟信号中的任何一个时钟信号；控制端，用于接收随后级的任何一级所输出的级驱动信号；第一输出端，用于输出栅极驱动信号。
每个级还可以包括第二输出端，用于将级驱动信号输出到随后级的任何一级。
在本示例实施方式中，p是为4的自然数，而将栅极线分为以4n-3、4n-2、4n-1和4n(其中n是1或1以上的自然数)为顺序的四个组。
源极驱动电路在由栅极信号施加到栅极线时的时间段除以p所获得的p个时间端中的最后时间段中施加数据电压。
通过结合附图进行的下面描述，将更加详细地理解本发明的示例实施方式，其中图1示出了根据现有技术构成液晶显示器(LCD)板的栅极驱动电路的移位寄存器的框图；图2示出了根据本发明示例实施方式的LCD的示意图；图3示出了构成根据本发明示例实施方式的LCD板的驱动电路的移位寄存器的框图；图4示出了施加到图3中所示的移位寄存器和栅极线的电压的波形图；和图5示出了在图3中所示的移位寄存器中的每一级的内部电路的电路图。
具体实施例方式
图2示出了根据本发明的示例实施方式的液晶显示器(LCD)的示意图。
如图2所示，根据本发明示例实施方式的LCD包括LCD板100、栅极驱动电路200、源极驱动电路300、驱动电压产生器400、定时控制器500和灰度级电压产生器600。
LCD板100包括在行方向中形成的多条栅极线G1、G2、...、和G4n以及在列方向中形成的多条数据线D1、D2、...、Dm。将像素限定在由栅极线和数据线包围的区域中。像素包括连接到栅极线和数据线的薄膜晶体管(下面称为“TFT”)以及像素电极。这里，n和m是1或1以上的自然数。
如果栅极驱动电路200将预定电压施加到栅极线，则分别连接到TFT的两端的数据线和像素电极彼此电连接。此时，源极驱动电路300通过数据线将预定数据电压施加到像素电极，以便驱动LCD板100。
定时控制器500从LCD模块之外的图形控制器(未示出)接收红(R)、绿(G)、蓝(B)数据信号、作为帧排序信号工作的垂直同步信号Vsync、水平同步信号Hsync和主时钟信号CLK，以产生和输出用于驱动栅极和源极驱动电路200和300的数字信号。
从定时控制器500输出到栅极驱动电路200的定时信号包括诸如用于指令开始施加栅极信号到栅极线的垂直开始信号、用于顺序施加栅极信号到每条栅极线的栅极时钟信号和用于允许栅极驱动电路200的输出被使能的栅极导通信号(gate on signal)之类的控制信号。
从定时控制器500输出到源极驱动电路300的定时信号包括诸如用于指令开始驱动从图形控制器接收到的RGB数据信号的水平开始信号、用于指令在源极驱动电路300中施加转换为模拟信号的数据信号的信号以及用于在源极驱动电路300中移位数据的水平时钟信号之类的控制信号。
驱动电压产生器400产生其每一个都被用作栅极信号的栅极导通(gate-on)和栅极截止(gate-off)电压Von和Voff、以及当产生灰度级电压时作为参考的驱动参考电压AVdd和公共电压Vcom。将栅极导通和栅极截止电压Von和Voff输出到栅极驱动电路200，而且将驱动参考电压AVdd输出到公共电压产生器(未示出)和灰度级电压产生器600。
此时，栅极驱动电路200从定时控制器500接收栅极时钟信号和垂直开始信号，从驱动电压产生器400接收栅极驱动电压Von和Voff，并且控制器相关TFT，从而将数据电压发送到在LCD板100上的每个相关像素。
根据本发明示例实施方式的驱动电路200使用每一个都具有多级的第一到第四移位寄存器来将栅极导通电压Von顺序地施加到栅极线G1、G2、...、G4n，从而允许LCD板的TFT被导通或者截止。
第一移位寄存器驱动第(4n-3)条栅极线G1、G5、...、和G4n-3；第二移位寄存器驱动第(4n-2)条栅极线G2、G6、...、和G4n-2；第三移位寄存器驱动第(4n-1)条栅极线G3、G7、...、和G4n-1；而第四移位寄存器驱动第(4n)条栅极线G4、G8、...、和G4n。也就是说，栅极驱动电路200使用四个相关移位寄存器来驱动被分类为四个组G1、G2、...、和G4n中的栅极线。
栅极驱动电路200形成在LCD板100的边缘区域中，更具体地说，形成在LCD板100上不形成像素的非显示区域的两侧处。在本示例实施方式中，将四个移位寄存器的两个移位寄存器排列在一侧而将另外两个移位寄存器排列在另外一侧。而且，当形成LCD板的像素时还可以一同形成栅极驱动电路200。
灰度级电压产生器600根据从图形控制器接收来的RGB数据的比特数来产生灰度级电压，并且将所产生的灰度级电压发送到源极驱动电路300。
源极驱动电路300根据从定时控制器500输出的信号将数据电压施加到数据线D1、D2、...、和Dm。
图3示出了构成图2中所示的LCD板的栅极驱动电路的第一到第四移位寄存器的框图，而图4示出了施加到图3中所示的移位寄存器的电压的波形图。
参照图3，图2的栅极驱动电路200包括带有彼此依赖地连接的多个第一级210(SCR1)的第一移位寄存器；带有彼此依赖地连接的多个第二级220(SCR2)的第二移位寄存器；带有彼此依赖地连接的多个第三级230(SCR3)的第三移位寄存器；和带有彼此依赖地连接的多个第四级240(SCR4)的第二移位寄存器；第一移位寄存器连接到第(4n-3)条栅极线G1、G5、...、和G4n-3；第二移位寄存器连接到第(4n-2)条栅极线G2、G6、...、和G4n-2；第三移位寄存器连接到第(4n-1)条栅极线G3、G7、...、和G4n-1；而第四移位寄存器连接到第(4n)条栅极线G4、G8、...、和G4n。
移位寄存器的每一级包括输入端IN、第一输出端GOUT、第二输出端SOUT、控制端CT、时钟输入端CK、地电压端VSS和驱动电压端VDD。
将开始信号输入到包括在移位寄存器中的第一级的输入端IN。而且，将每一级的第二输出端SOUT连接到相关移位寄存器的随后级的输入端IN以及其之前级的控制端，从而这些级彼此依赖地连接。
将第一开始信号STV_1输入到第一移位寄存器中的第一级的输入端IN。将每一级的第一输出端GOUT连接到与其对应的每条栅极线G1、G5、...、和G4n-3。将第一时钟信号CKV_1提供给奇数级而将第一反时钟信号CKVB_1提供给偶数级。此时，第一时钟信号CKV_1和第一反时钟信号CKVB_1具有彼此相反的相位。
将第二开始信号STV_2输入到第二移位寄存器中的第一级的输入端IN。将每一级的第一输出端GOUT连接到与其对应的每条栅极线G2、G6、...、和G4n-2。将第二时钟信号CKV_2提供给奇数级而将第二反时钟信号CKVB_2提供给偶数级。此时，第二时钟信号CKV_2和第二反时钟信号CKVB_2具有彼此相反的相位。
将第三开始信号STV_3输入到第三移位寄存器中的第一级的输入端IN。将每一级的第一输出端GOUT连接到与其对应的每条栅极线G3、G7、...、和G4n-1。将第三时钟信号CKV_3提供给奇数级而将第三反时钟信号CKVB_3提供给偶数级。此时，第三时钟信号CKV_3和第三反时钟信号CKVB_3具有彼此相反的相位。
将第四开始信号STV_4输入到第四移位寄存器中的第一级的输入端IN。将每一级的第一输出端GOUT连接到与其对应的每条栅极线G4、G8、...、和G4n。将第四时钟信号CKV_4提供给奇数级而将第四反时钟信号CKVB_4提供给偶数级。此时，第四时钟信号CKV_4和第四反时钟信号CKVB_4具有彼此相反的相位。
在移位寄存器中，将随后级的输出信号作为控制信号输入到当前级的控制端CT。此时，输入到控制端CT的控制信号进行工作以将相关级的输出信号向下改变到低状态。以这种方式，顺序地将第一到第四移位寄存器的输出信号设置在高状态，从而可以顺序地驱动栅极线G1到G4n。
下面将参照图4来详细描述根据本发明示例实施方式的栅极驱动电路的操作。
参照图4，在根据本发明的实施方式的第二到第四移位寄存器中所分别使用的第二到第四开始信号是相对于第一开始信号被顺序移位1/4长度的信号。也就是说，第二开始信号是将第一开始信号移位1/4的长度的信号；第三开始信号是将第二开始信号移位1/4的长度的信号；而第四开始信号是将第三开始信号移位1/4的长度的信号。
与第一到第四开始信号类似，第一到第四时钟信号和第一到第四反时钟信号具有这样的关系第二到第四时钟信号和反时钟信号相对于第一时钟信号和反时钟信号分别顺序移位1/4长度。因此，从第二到第四移位寄存器中输出的栅极信号也相对于从第一移位寄存器输出的栅极信号被顺序移位1/4长度。
也就是说，根据本发明示例实施方式的栅极驱动电路200将输出到第一到第八条线G1到G8的栅极信号相对于输出到第一栅极线G1的信号移位1/4长度。
将参照图4来讨论时间段①。在图4中所示的时间段①中，将用于驱动与第一栅极线G1对应的像素的数据电压D1输出到数据线D1到Dm。此时，由于将栅极信号输出到第一至第四栅极线G1至G4，所以在与第一到第四栅极线G1到G4对应的四条线的像素中充电有数据电压D1。因此，与第一到第四栅极线G1到G4对应的四条线的像素具有彼此相同的数据电压。
随后，将讨论时间段②。由于在时间段②内切断第一栅极线G1的栅极信号，所以维持数据电压D1如同在与第一栅极线G1对应的相关像素中一样。
而且，在时间段②中，将用于驱动与第二栅极线G2对应的像素的数据电压D2输出到数据线D1到Dm。此时，由于将栅极信号输出到第二至第五栅极线G2到G5，所以在与第二到第五栅极线G2到G5对应的四条线的像素中充电数据电压D2。因此，与第二到第五栅极线G2到G5对应的四条线的像素具有彼此相同的数据电压。
随后，将讨论时间段③。由于在时间段③中切断第二栅极线G2的栅极信号，所以维持数据电压D2如同在与第二栅极线G2对应的相关像素中一样。
而且，在时间段③中，将用于驱动与第三栅极线G3对应的像素的数据电压D3输出到数据线D1到Dm。此时，由于将栅极信号输出到第三到第六栅极线G3到G6，所以在与第三到第六栅极线G3到G6对应的四条线的像素中充电有数据电压D3。因此，与第三到第六栅极线G3到G6对应的四条线的像素具有彼此相同的数据电压。
以这样的方式，在时间段④到⑧中分别施加数据电压D4到D8，在与第四到第八栅极线G4到G8对应的像素中分别充电有数据电压D4到D8。
也就是说，将根据本发明示例实施方式的LCD以这样的方式进行配置将其中把栅极信号施加到栅极线G1到G4n的时间段四等分，而且在所分的时间段的随后时间段中施加数据电压，从而可以在与相关栅极线对应的像素中充电数据电压。
如果使用这样的栅极驱动电路，其可以驱动是只使用一个移位寄存器的栅极驱动电路所驱动的栅极线四倍的栅极线。
虽然已经描述了在根据本发明示例实施方式的栅极驱动电路中使用四个移位寄存器，但是可以使用p个移位寄存器将栅极线分为p个组，而且可以使用移位了1/p的信号驱动p倍的栅极线(其中p是3或3以上的任意自然数)。
下面，将描述构成移位寄存器的级的内部电路。虽然在上述移位寄存器中存在有执行相同操作的各种电路，但是将以例子的方式仅仅描述在该电路中经常使用的一种电路。
图5示出了包括在移位寄存器中的每个级的内部电路的电路图。
参照图5，每个级包括第一上拉单元251、第二上拉单元252、第一下拉单元253、第二下拉单元254、上拉驱动单元255和下拉驱动单元256。
第一上拉单元251将提供给时钟端CK的信号作为栅极驱动信号输出到第一输出端GOUT。第二上拉单元252将提供给时钟端CK的信号作为级驱动信号输出到第二输出端SOUT。
第一上拉单元251包括第一晶体管NT1，其中栅极电极、源极电极和漏极电极分别连接到第一节点N1、时钟端CK和第一输出端GOUT。第二上拉单元252包括第二晶体管NT2，其中栅极电极、源极电极和漏极电极分别连接到第一节点N1、时钟端CK和第二输出端SOUT。
在已经将第一上拉单元251截止之后，将第一下拉单元253导通以将输出到第一输出端GOUT的栅极驱动信号放电，而且将第二下拉单元254导通以将输出到第二输出端SOUT的级驱动信号放电。
第一下拉单元253包括第三晶体管NT3，其中栅极电极、源极电极和漏极电极分别连接到第二节点N2、第一输出端GOUT和地电压端VSS。第二下拉单元252包括第四晶体管NT4，其中栅极电极、源极电极和漏极电极分别连接到第二节点N2、第二输出端SOUT和地电压端VSS。
上拉驱动单元255包括第五到第七晶体管NT5、NT6和NT7以导通第一和第二上拉单元251和252。
以这样的方式来配置第五晶体管NT5将栅极电极、漏极电极和源极电极分别连接到输入端IN、驱动电压端VDD和第一节点N1。以这样的方式来配置第六晶体管NT6将栅极和漏极电极连接到驱动电压端VDD而将源极电极连接到第三节点N3。以这样的方式来配置第七晶体管NT7将栅极电极、漏极电极和源极电极分别连接到第一节点N1、第三节点N3和地电压端VSS。
下拉驱动单元256包括第八到第十二晶体管NT8、NT9、NT10、NT11和NT12，以导通第一和第二下拉单元253和254，同时截止第一和第二上拉单元251和252。
以这样的方式来配置第八晶体管NT8将栅极电极、漏极电极和源极电极分别连接到第三节点N3、驱动电压端VDD和第二节点N2。以这样的方式来配置第九晶体管NT9将栅极电极、漏极电极和源极电极分别连接到第一节点N1、第二节点N2和地电压端VSS。以这样的方式来配置NT10将栅极电极、漏极电极和源极电极分别连接到输入端IN、第二节点N2和地电压端VSS。
以这样的方式来配置第十一晶体管NT11将栅极电极、漏极电极和源极电极分别连接到第二节点N2、第一节点N1和地电压端VSS。以这样的方式来配置第十二晶体管NT12将栅极电极、漏极电极和源极电极分别连接到控制端CT、第一节点N1和地电压端VSS。
如果将从之前级的第二输出端SOUT输出的级驱动信号提供给输入端IN，则将第五晶体管NT5导通，从而第一节点N1的电势逐渐增加。随着第一节点N1的电势增加，将第一和第二晶体管NT1和NT2导通，从而将栅极和级驱动信号分别输出到第一和第二输出端GOUT和SOUT。
同时，因为在将第六晶体管总维持在导通状态中第一节点N1的电势升高，所以如果将第七晶体管NT7导通则第三节点N3的电势下降。
因为第三节点N3的电势下降，所以第八晶体管NT8维持在截止状态。因此，不将驱动电压提供给第二节点N2。而且，当第一节点N1的电势升高而且因此将第三和第四晶体管NT3和NT4截止时，将第九晶体管NT9导通以将第二节点N2的电势维持在地电压。
之后，如果提供通过控制端CT从随后级的第二输出端SOUT输出的级驱动信号，则将第十二晶体管N12导通以将第一节点N1的电势放电到地电压端VSS。因为第一节点N1的电势下降，所以第七和第九晶体管NT7和NT9截止。
因此，第二节点N2的电势逐渐上升，从而第三和第四晶体管NT3和NT4导通以将从第一和第二输出端GOUT和SOUT输出的栅极驱动信号放电到地电压端VSS。
此时，因为第二节点N2的电势上升，所以第十和第十一晶体管导通。因此，第一节点N1的电势快速地放电。当重复这样的过程时，每个级输出在预定的时间段中维持高状态的级驱动信号和栅极驱动信号。
如上所述，根据本发明示例实施方式的栅极驱动电路可以使用p个移位寄存器将栅极线分为p个组，并且使用移位了1/p的信号驱动p倍的栅极线(其中p是3或3以上的任意自然数)。因此，由于可以使用多个移位寄存器来驱动许多栅极线，所以能够以较低的成本制造高清晰度的LCD。
本发明前面的实施方式主要说明液晶显示设备，但是显示设备并不限于上述的液晶显示设备。还可以将本发明应用于诸如OLED之类的其他显示设备，OLED使用这样的原理将半导性有机材料或者结合聚合物制成的发光元件插入在被施加电压的两个电极之间，以使得电流流过发光元件进行发光。
虽然已经结合示例实施方式描述了本发明，但是本领域的普通技术人员应该理解，并且不偏离所附权利要求所限定的本发明的范围和精神的情况下，可以对其进行各种修改和变形。
权利要求
1.一种用于将驱动信号输出到多条栅极线的栅极驱动电路，其包括用于分别驱动被分为p个组的栅极线的p个移位寄存器，其中p是3或3以上的任意自然数，其中p个移位寄存器的每一个包括彼此依赖地连接的多个级，而且将开始信号输入到p个移位寄存器的每一个的第一级的输入端，以及将来自所选择的级的输出信号连接到p个移位寄存器的每一个的随后级的输入端，从而借助于相应多个级的输出信号来顺序驱动多条栅极线。
2.根据权利要求1所述的栅极驱动电路，其中将p个移位寄存器中所使用的p个开始信号彼此移位1/p。
3.根据权利要求1或2所述的栅极驱动电路，其中多个级的每个级包括输入端，用于接收之前级的任何一级中输出的级驱动信号；时钟端，用于接收彼此具有相位差的多个时钟信号中的任何一个时钟信号；控制端，用于接收随后级中的任何一级所输出的级驱动信号；第一输出端，用于输出级驱动信号。
4.根据权利要求3所述的栅极驱动电路，还包括第二输出端，用于将级驱动信号输出到随后级的任何一级。
5.根据权利要求1或2所述的栅极驱动电路，其中p是自然数4，而将栅极线分为以4n-3、4n-2、4n-1和4n为顺序的四个组，其中n是1或1以上的自然数。
6.一种显示设备，其包括显示装置，其包括多条栅极线、与栅极线交叉的多条数据线以及形成在栅极线和数据线之间的开关元件和像素电极；栅极驱动电路，用于选择栅极线和允许连接到所选择的栅极线的开关元件被导通；以及源极驱动电路，用于通过开关元件根据输入的图像数据的导通来驱动连接到像素电极的数据线，其中栅极驱动电路包括用于分别驱动被分为p个组的栅极线的p个移位寄存器，其中p是3或3以上的任意自然数，每个移位寄存器包括彼此依赖地连接的多个级，并且将开始信号输入到每个移位寄存器的第一级的输入端，以及将来自所选择的级的输出信号连接到每个移位寄存器的随后级的输入端，从而借助于多个级的输出信号来分别顺序驱动多条栅极线。
7.根据权利要求6所述的显示设备，其中将在p个移位寄存器中所使用的p个开始信号彼此移位1/p。
8.根据权利要求6或7所述的显示设备，其中多个级的每一个包括输入端，用于接收之前级的任何一级所输出的级驱动信号；时钟端，用于接收彼此具有相位差的多个时钟信号中的任何一个时钟信号；控制端，用于接收随后级的任何一级所输出的级驱动信号；第一输出端，用于输出栅极驱动信号。
9.根据权利要求8所述的显示设备，还包括第二输出端，用于将级驱动信号输出到随后级的任何一级。
10.根据权利要求6或7所述的显示设备，其中p是自然数4，而将栅极线分为以4n-3、4n-2、4n-1和4n为顺序的四个组，其中n是1或以上的自然数。
11.根据权利要求6或7所述的显示设备，其中源极驱动电路在由栅极信号施加到栅极线时的时间段除以p所获得的p个时间端中的最后时间段中施加数据电压。
全文摘要
栅极驱动电路和具有该电路的显示设备，其中使用p个移位寄存器将栅极线分为p个组并且使用被移位1/p的信号来驱动p倍的栅极线，其中p是3或3以上的任意自然数。因此，由于使用多个移位寄存器来驱动多条栅极线，所以能够以低成本生产高清晰度显示设备。
文档编号G02F1/133GK1953035SQ20061013595
公开日2007年4月25日 申请日期2006年10月17日 优先权日2005年10月18日
发明者李絃 申请人:三星电子株式会社