专利名称：半导体存储器及其操作方法
技术领域：
本发明涉及到半导体存储器以及包含多个存储单元的半导体存储器以邻近效应被减为最小且存储器性能得到改善的方式来操作的方法。
背景技术：
半导体存储器中的存储单元常常被排列成所谓的“虚接地阵列”，以便减小半导体存储器所需的芯片面积。在这种存储阵列中，各存储单元被排列成行和列。沿行排列的存储单元的栅，被同一个字线连接。沿列排列的存储单元的源/漏区被连接到同一个位线。各位线被阵列的两个相邻的列的存储单元共用，以便减小芯片的面积。
利用每单元能够存储1位以上的存储单元，能够进一步提高虚接地阵列的半导体存储器的存储密度。这种存储单元的一个例子是氮化物只读存储器(NROM)单元，它们是非易失性的，且每单元能够在氮化物层中存储2位。
通常，当在存储单元上执行诸如编程、擦除、或读出之类的操作时，一个或多个相邻存储单元也可能受到此操作的影响。未选定单元中的这种不希望有的改变被称为“邻近效应”或“干扰问题”。在虚接地阵列中，由于共用被同一个字线连接的两个存储单元之间的位线而引起此邻近效应。
图1被用来说明读出操作过程中的邻近效应。借助于闭合连接存储单元MC的源S和漏D的位线BL1和BL2的开关元件SE，存储单元MC被选定来进行读出。结果，位线BL1被连接到第一全局位线GB1，且位线BL2被连接到第二全局位线GB2。未被存储单元MC共用的相邻存储单元NC的位线BL0和BL3，不被连接到全局位线GB1和GB2。借助于将适当的电位VS和VD分别施加到第一全局位线GB1和第二全局位线GB2，电流IM将流过存储单元MC。与编程单元相比，被擦除的存储单元MC能够使更大的电流IM流动，致使存储在存储单元MC中的状态能够借助于测量流过它的电流IM而被确定。
理想地说，流入到读出放大器SA中的电流IS等于流过存储单元MC的电流IM。但由于邻近效应，泄漏电流IL将通过相邻存储单元NC泄漏。结果，读出放大器SA中测得的电流IS就小于流过存储单元MC的电流IM。若泄漏电流IL足够大，则测得的电流IS可能降低到编程存储单元MC被错误地读出作为被擦除单元的程度。由于数据无法被正确地检索，这将导致存储器的读出失败。
图2说明了写入操作过程中的邻近效应。除了读出放大器SA已经被位线驱动器BA代替之外，所示的结构相似于图1的结构。还是借助于闭合开关元件SE以及将位线BL1连接到第一全局位线GB1和将位线BL2连接到第二全局位线GB2，来选定存储单元MC。为了对存储单元MC进行编程，适当的电位VS和VD被分别施加到第一全局位线GB1和第二全局位线GB2。同时，编程电位VP以脉冲的形式被施加到字线WL，其使得编程电流IP流动。由于邻近效应，一些编程电流IP将泄漏到相邻单元NC中。结果，流过存储单元MC的电流IM由于泄漏电流IL而减小，且编程效率降低。依赖于泄漏电流IL的幅度，对于要求复杂编程和验证算法的不同的存储单元MC，需要不同数目的编程脉冲，以便确保正确的状态已经被存储在存储单元MC内。因此，对于尽可能降低邻近效应的影响，存在着需求。
在现有技术中，借助于在每个操作之前对所有位线进行充电或放电，已经解决了邻近效应。但充电/放电操作由于所有的位线都必须被充电或放电而增大了半导体存储器的功耗。另一缺点是，由于在每个操作之前必须执行充电/放大操作，且由于所涉及到的RC时间常数花费一定时间，故操作存储单元所需的时间被增加。
邻近效应问题的另一解决办法包括提供结合在存储单元中的选择晶体管。此选择晶体管将未被选择的存储单元的漏/源区之一从全局位线断开。但为每个存储单元提供选择晶体管，显著地增大了存储阵列的面积。
可替换地，借助于提供隔离已经减小了泄漏电流，因此更少的存储单元为泄漏电流提供路径。由于隔离元件所需的面积，故此方法仍然有面积方面的代价。
另一方法是将数目较少的存储单元连接到各读出放大器，因此较少的泄漏电流对读出放大器中测得的电流有贡献，并缩短了读出所需的时间。但提供数目更多的读出放大器，也需要更大的芯片面积。
在其它的解决办法中，复杂的重/写(re/write)周期与解码一起被用来减小泄漏电流。
发明内容
因此，本发明的目的是提供一种最小化了邻近效应的影响的操作半导体存储阵列的改进方法。本发明的另一目的是降低功耗和提高半导体存储器读出/写入性能而不增大所需的芯片面积。
因此，提供了一种对包含多个存储单元的半导体存储器进行操作的方法，其中，各存储单元彼此相邻地设置，此配置以第一存储单元开始，并以最后的存储单元结束，每个存储单元具有第一侧和第二侧。各存储单元在存储单元的第一侧被一位线连接且在该存储单元的第二侧被另一位线连接，存储单元的第一侧与相邻存储单元的第二侧被连接到同一个位线。每个存储单元被同一个字线连接。此方法包含下列步骤选择操作的存储单元，将第一电位施加到连接于设置在该存储单元的第一侧的各存储单元的所有位线，将第二电位施加到连接于设置在该存储单元的第二侧的各存储单元的所有位线，以及对该存储单元执行所希望的操作。
借助于将第一电位施加到连接于设置在该存储单元的第一侧的各存储单元的所有位线，跨越设置于该存储单元的第一侧的各存储单元的源区与漏区不存在电压降。结果，减小了邻近效应造成的泄漏电流。类似地，借助于将第二电位施加到连接于设置在该存储单元的第二侧的各存储单元的所有位线，跨越设置于该存储单元的第二侧的各存储单元的源/漏区不存在电位。若不存在电位差，则没有电流流动，且在所需操作过程中减小了邻近效应所造成的泄漏电流，这些所需操作可以是读出和写入操作。
根据一个优选实施方案，对该配置的下列存储单元依次执行上述步骤第一存储单元、邻近第一存储单元的存储单元、邻近上次执行各步骤的存储单元的存储单元、等等，直至对最后的存储单元已经执行各步骤为止。
借助于依次将第一电位施加到连接于设置在存储单元的第一侧的各存储单元的所有位线以及将第二电位施加到连接于设置在该存储单元的第二侧的各存储单元的所有位线，以及对该配置的所有存储单元重复这个，以第一存储单元开始并以最后的存储单元结束，当从被操作的存储单元移动到下一个存储单元时，仅仅一个位线必须被充电。其它的位线保持其先前的电位。在跨越存储单元的配置的每个扫描中，充电/放电操作的总数目从而等于位线的数目。由于无需等待多个位线被充电/放电，故这导致了功耗降低，并导致了快速的读出和写入操作。
根据一个优选实施方案，对存储单元的操作序列被不断地重复。
这导致连续的“扫描”，其在该配置中以第一存储单元开始并结束于最后的存储单元，然后返回到第一存储单元开始另外的扫描。以这种方式，仅仅借助于将读出电位施加到存储单元的字线能够连续地从存储单元读出数据，或借助于将编程电位施加到字线能够将数据编程到存储单元中，当将要写入的存储单元已经被选择来操作时。
根据一个优选实施方案，每次在对最后的存储单元已经执行了各步骤之后，第一电位和第二电位被交换。
借助于交换第一电位和第二电位，此方法能够被用来读出和写入NROM存储单元的第一位和第二位。在第一扫描中，每个存储单元的第一位被读出或编程。然后，第一和第二电位被交换，因此NROM单元的编程方向改变。在第二扫描中，NROM单元的所有第二位被读出或编程。在下一扫描之前，其中第一位被再次读出或编程，第一和第二电位被再次交换。借助于首先对所有第一位然后对所有第二位进行读出或编程，能够最小化对于位线的充电/放电操作的数目，并降低了功耗。
根据一个优选实施方案，执行所需操作的步骤包含将读出电位施加到字线，利用读出放大器的第一接触提供第一电位，利用读出放大器的第二接触提供第二电位，以及感测流过读出放大器的第一或第二接触之一的电流。
在读出操作中，连接到设置于其内容将要被读出的存储单元的第一侧的各存储单元的所有位线，被连接到读出放大器的第一接触。连接到设置于将要读出的存储单元的第二侧的各存储单元的所有位线，被连接到读出放大器的第二接触。结果，通过相邻存储单元的泄漏电流也在读出放大器中被测量。由于泄漏电流与通过将要读出的存储单元的电流一起被测量，故大幅度降低了邻近效应。
根据一个优选实施方案，执行所需操作的这一步骤包含利用位线驱动器的第一接触提供第一电位，利用位线驱动器的第二接触提供第二电位，以及将至少一个编程电位施加到字线。
在编程操作中，连接到设置于将要编程的存储单元的第一侧的各存储单元的所有位线，被连接到位线驱动器的第一接触，其提供第一电位。此第一电位可以是电源电压。连接到设置于将要编程的存储单元的第二侧的各存储单元的所有位线，被连接到位线驱动器的第二接触，其提供第二电位。此第二电位可以是地电位。存储单元中的位是否被编程，由施加到字线的编程电位来控制。跨越存储单元的扫描连续地进行并与编程数据无关。当存储单元被选择来进行操作时，借助于将编程电位施加到字线，存储单元被编程。
根据一个优选实施方案，在排列成行和列的存储单元阵列中，沿行排列的各存储单元的栅被同一个字线连接，且沿列排列的各存储单元的源/漏被同一个位线连接，且这些位线被阵列的两个相邻列中的存储单元共用。对字线解码器所选择的存储单元行执行此方法的步骤序列。
借助于相继扫描阵列中的每行存储单元，此方法能够被应用于每行，从而降低邻近效应、功耗、以及对阵列的存储单元进行读出或写入所需的时间。
还提供了一种半导体存储器，包含多个存储单元、多个位线、字线、多个第一开关元件以及多个第二开关元件。各存储单元彼此相邻地设置，存储单元的该配置以第一存储单元开始，并以最后的存储单元结束。每个存储单元被同一个字线连接。每个存储单元具有第一侧和第二侧，存储单元在存储单元的第一侧被相应的第一位线连接，且在该存储单元的第二侧被相应的第二位线连接，存储单元的第一侧与相邻存储单元的第二侧被连接到同一个位线。每个位线可利用相应的第一开关元件连接到第一接触，并可利用相应的第二开关元件连接到第二接触。所有的位线属于第一组位线或第二组位线。第一组位线包含连接到彼此相邻的第一组存储单元的位线。第二组位线包含连接到彼此相邻的第二组存储单元的位线。利用相应的第一开关元件，第一组位线中的各位线被连接到第一接触，且利用相应的第二开关元件，第二组位线中的各位线被连接到第二接触。
根据一个优选实施方案，控制单元对第一开关元件和第二开关元件进行操作，使得位线分组成第一组位线和第二组位线，因此首先第一组位线仅仅包含第一存储单元的第一位线，且第二组位线包含所有其它的位线，然后，邻近第一组位线中的位线的第二组位线中的位线，被移动到第一组位线中，且将位线从第一组位线移动到第二组位线中的上述步骤被重复，直至所有位线处于第一组中为止。
根据一个优选实施方案，控制单元不断地重复如上所述将位线分组成第一组位线和第二组位线。
根据一个优选实施方案，控制单元对第一开关元件和第二开关元件进行操作，使得位线分组成第一组位线和第二组位线，因此首先第二组位线仅仅包含第一存储单元的第一位线，且第一组位线包含所有其它的位线，然后，邻近第二组位线中的位线的第一组位线中的位线，被移动到第二组位线中，将位线从第二组位线移动到第一组位线中的上述步骤被重复，直至所有位线处于第二组中为止。
根据一个优选实施方案，控制单元对第一开关元件和第二开关元件进行操作，使得位线首先被分组成第一组位线和第二组位线，其中首先第一组位线仅仅包含第一存储单元的第一位线，且第二组位线包含所有其它的位线。然后，邻近第一组位线中的位线的第二组位线中的位线，被移动到第一组位线中，且将位线从第一组位线移动到第二组位线中的步骤被重复，直至所有位线处于第一组中为止。然后，位线被分组成第一组位线和第二组位线，因此首先第二组位线仅仅包含第一存储单元的第一位线，且第一组位线包含所有其它的位线，然后，邻近第二组位线中的位线的第一组位线中的位线，被移动到第二组位线中，且将位线从第二组位线移动到第一组位线中的步骤被重复，直至所有位线处于第二组中为止。
根据一个优选实施方案，控制单元不断地重复如上段中所述的将位线分组成第一组位线和第二组位线。
根据一个优选实施方案，第一和第二接触是位线驱动器的接触。
根据一个优选实施方案，若代表第一状态的数据要被写入，则字线被连接到第一电位，且若代表第二状态的数据要被写入到存储单元中，则字线被连接到第二电位，其中，存储单元的第一和第二位线之一处于第一组位线中，且存储单元的第一和第二位线中的另一个处于第二组位线中。
根据一个优选实施方案，第一和第二接触是读出放大器的接触。
根据一个优选实施方案，字线被连接到读出电位，且存储在存储单元中的状态被确定，其第一和第二位线之一处于第一组位线中，且第一和第二位线中的另一个处于第二组位线中。
根据一个优选实施方案，这些存储单元是氮化物只读存储单元。氮化物只读存储单元能够每一单元存储两位，其使得能够构成具有高存储密度的存储器。
根据一个优选实施方案，另外的存储单元被连接到位线，以便形成具有列和行的虚接地阵列，且每行的另外的存储单元被另外的字线连接。
下面参照附图，借助非限制性例子来更详细地描述本发明，在这些附图中图1示出了读出操作过程中的邻近效应，图2示出了写入操作过程中的邻近效应，图3示出了根据本发明的读出操作的一个实施方案，图4示出了根据本发明的写入操作的一个实施方案，图5示出了在读出操作过程中随时间施加到根据本发明的一个实施方案的位线和字线的电位，图6示出了在编程操作过程中随时间施加到根据本发明的一个实施方案的位线和字线的电位，图7示出了采用NROM单元在读出操作过程中随时间施加到根据本发明的一个实施方案的位线和字线的电位，图8示出了采用NROM单元在编程操作过程中随时间施加到根据本发明的一个实施方案的位线和字线的电位，图9示出了根据本发明的半导体存储器的一个实施方案。
具体实施例方式
图3示出了读出操作过程中的根据本发明的一个实施方案。所示的是彼此相邻设置的6个存储单元MC。所示存储单元的数目不是对本发明范围的限制，本领域技术人员可以理解的是，本发明也可以被应用于不同数目的存储单元MC，其可以被排列成一行或多行。存储单元MC可以是诸如浮栅或NROM之类的任何类型的非易失性存储单元。为了说明的目的，此配置以第一存储单元MF开始，并以最后的存储单元ML结束。每个存储单元MC具有第一侧S和第二侧D。每个存储单元MC的第一侧S被第一位线连接，且该存储单元的第二侧D被另一位线连接。存储单元MC的第一侧S与相邻存储单元MC的第二侧D被连接到同一个位线。例如，第一存储单元MF在其第一侧S上被位线BL0连接，并在其第二侧D上被位线BL1连接。位线BL1还被连接到相邻于第一存储单元MF的存储单元MC的第一侧S。存储单元MC的栅G被字线WL连接。位线BL0-BL6中的每一个被连接到第一开关元件S1和第二开关元件S2。利用第一开关元件S1，位线BL0-BL6可以被连接到第一全局位线GB1和第一接触C1，且利用第二开关元件S2可以被连接到第二全局位线GB2和第二接触。所有的位线BL0-BL6被分组在第一组位线G1或第二组位线G2中。第一组位线G1中的位线的特征在于其第一开关元件S1被闭合且其第二开关元件S2被打开。第二组位线G2中的位线的特征在于其第一开关元件S1被打开且其第二开关元件S2被闭合。在所示的图中，位线BL0、BL1和BL2属于第一组位线G1，而位线BL3、BL4、BL5和BL6属于第二组位线G2。第一接触C1和第二接触C2被用来连接读出放大器SA。
为了对一个存储单元MC进行读出，连接到设置于该存储单元MC的第一侧S的各存储单元MC的所有位线，通过其相应的的第一开关元件S1连接到第一电位VS，且连接到设置于将要读出的存储单元的第二侧D的各存储单元MC的所有位线，通过其第二开关元件S2连接到第二电位VD。在所示例子中，由位线BL2和BL3连接的存储单元被选择来进行读出。当字线WL被连接到施加于存储单元MC的栅G的读出电位VR时，读出放大器SA提供了第一电压VS和第二电压VD。由于这些电位，故电流IS流动，并在读出放大器SA中被测量。由于第一组位线G1中的所有位线都被连接到同一个第一电位VS，故跨越其源/漏区不存在电压降，致使通过这些单元的泄漏电流被大幅度减小。电流I0和I1大约等于0，而电流I2大约等于通过将要读出的存储单元MC的电流IM。由于第二组位线G2中的所有位线都被连接到读出放大器SA，故通过由第二组位线G2中的位线连接的存储单元MC的任何泄漏电流，也被读出放大器SA测量。由于流到节点中的电流之和必须等于流出节点的电流之和，故感测电流IS等于流过将要读出的存储单元MC的电流IM。由于第一组位线G1中的所有位线连接到第一电位VS且第二组位线G2中的所有位线连接到第二电位VD，故邻近效应造成的泄漏已经被大幅度降低，且感测的电流IS是存储在存储单元MC中的状态的精确表示。
图4示出了在编程操作过程中本发明的一个实施方案。除了连接在第一接触C1与第二接触C2之间的读出放大器SA已经被位线驱动器BR代替之外，所示的结构相似于图3所述的结构。第一开关元件S1和第二开关元件S2处于相同的状态，形成相同于图3的位线组G1和G2，因此省略了重复描述。
为了将数据写入到存储单元MC中，利用位线驱动器BR，第一电位VS被施加到第一组位线G1中的各位线，且第二电位VD被施加到第二组位线G2中的各位线。编程电位VP被施加到字线WL。此编程电位VP可以是脉冲形式的。由于施加的这些电位，故编程电流IP将流动。由于第一组G1的各位线被连接到同一个第一电位VS，故通过相邻各存储单元的泄漏电流大约等于0，且流过存储单元MC的电流IM大约等于编程电流IPIP＝I0+I1+I2，且I0＝I2＝0。由于没有电流泄漏，故借助于选择导致精确且有效的编程周期的编程电流IP，就能够精确地设定通过将要编程的存储单元MC的电流IM。
图5示出了对图3所示电路的所有存储单元MC进行读出操作过程中随时间施加于各位线和字线WL的电位序列。存储在各存储单元中的状态被记录在各存储单元上，且存储在各存储单元中的位已经用数字1-6编号。例如，第一存储单元MC存储了值为“1”的第一位。所示的还有时间轴t，具有点t0-t10。一个时间点到下一个之间的时间典型地是100纳秒的数量级。设置在位线BL0-BL6的每一个下面的列表示各时刻施加到各位线的电位。例如，在时间t0，第一电位VD被施加到位线BL0，而在时间t1，第二电位VS被施加到同一个位线。借助于对第一开关元件S1和第二开关元件S2进行操作，第一电位VD和第二电位VS被施加到位线BL0-BL6。为了进行读出，在其间数据将要从存储单元MC读出的所有时间点，读出电位VR被施加到字线WL。列IS表示由读出放大器SA测得的电流。若“1”被存储在存储单元中，则此单元被编程，且由“L”表示的低电流流动，而当此单元不被编程时，即存储值“0”时，高电流“H”将流动。列“Bit”表示哪一位正在被读出。为了读出存储单元存储的状态，必须在存储单元MC上有电位差VS-VD。跨越存储单元的电位差的方向由箭头表示。
在时间t0，所有位线BL0-BL6被预充电到第二电位VD。在时间t1，位线BL0处于第一电位VS，而所有其它位线保持在第二电位VD。随着时间的过去，为感测此单元中流动的电流所要求的跨越存储单元的电位差，从第一存储单元MF移动到相邻的存储单元，并移动到下一个等等，直至在时间t6最后的存储单元ML被读出为止。此过程可以被描述为VS与VD之间的电位差跨越存储单元配置“扫描(sweep)”。
到存储单元的第一侧S的所有位线被连接到第一电位VS，并属于第一组位线G1，而存储单元的第二侧D上的所有位线被连接到第二电位VD，并属于第二组位线G2。第一组位线G1以在t1时间仅仅具有一个位线BL0开始。随着时间的过去，越来越多的位线被加入到第一组位线G1，直至在时间t7，所有的位线都属于组G1且没有位线属于第二组位线G2为止。电位差跨越各存储单元的扫描以及分组随时间被不断地重复。时间t9对应于时间t1，时间t10对应于时间t2。
可以容易地看到，当从读出一个存储单元移动到读出下一个存储单元时，仅仅位线BL0-BL6之一需要被充电或放电。不仅降低了邻近效应，如使用图3所解释的，而且还显著地减少了位线充电和放电周期的数目，使得功耗和存取时间降低。借助于省略步骤t0和t7，可以进一步降低读出性能，即读出所有存储单元所需的时间。在时间t9所示的电位则将紧随在时间t6所示的那些，导致时间缩短，并要求较少地被充电的一个位线。但包括在时间t0和t7的状态可以使得用来对第一开关元件S1和第二开关元件S2进行操作的控制单元更简单的实现。
图6示出了在编程操作过程中随时间施加到位线BL0-BL6以及字线WL的电位。相应的电路被示于图4中。图6非常相似于图5，因此共同的特点不再被描述。主要差别在于施加到字线WL的电位对于所有时间点t0-t10不是恒定的，而是依赖于将要写入到被选择来编程的存储单元中的数据。例如，在时间t2，借助于将这些存储单元的第一侧上的所有位线的第一开关元件S1连接到第一电位VS，并利用其相应的第二开关元件S2将存储单元的第二侧上的所有位线连接到第二电位VD，位线BL1与BL2之间的存储位2的存储单元被选择。要写入在各存储单元中的信息被记录在各存储单元上。为了在位2中存储“0”，可以是一个脉冲或多个脉冲的编程电位VP必须被施加到字线WL，如列VWL中所示的。在时间t4，位线BL3与BL4之间的存储单元被选择来进行操作，且值“1”将要被存储在位4中。如在读出操作中那样，编程操作也要求电位差VS-VD。为了将“1”编程到位4中，无需对字线WL施加电位。如根据图5已经描述的那样，在对应的时间t1-t6，电位差随时间跨越存储单元“扫描”，依次选择所有的存储单元，以第一存储单元MF开始，并以最后的存储单元ML结束。此外，由于将要编程的存储单元的第一侧上的所有位线被连接到第一电位VS，且到将要编程的存储单元的第二侧的所有位线被连接到第二电位VD，故邻近效应造成的泄漏被显著地降低。而且，如在读出操作中那样，当选择下一个存储单元来进行编程操作时，仅仅一个位线需要被充电或放电。编程操作过程中的第一电位VS和第二电位VD通常不同于读出操作过程中的第一电位VS和第二电位VD。
图7示出了NROM存储单元的配置在读出操作过程中随时间施加到位线BL0-BL6的电位以及施加到字线WL的电位。NROM存储单元每单元可以存储两位，其借助于在位数下添加字母“L”和“R”来表示。例如，第一存储单元MF的第一位(或左位)由“1L”表示，且存储单元ML的第二位(或右位)由“6L”表示。
左位1L-6L的编程操作相同于根据图5所述的方法，因此这里不再重复这些细节。图7中的时间点t0-t5对应于图5中的时间点t1-t7，并且在时间t0的步骤已经被省略。
为了对NROM单元的第二位进行编程，连接存储单元的位线的极性必须被反转。借助于在图3所示的读出放大器SA内部交换第一电位VS和第二电位VD，或交换第一开关元件S1和第二开关元件S2的操作，能够容易地实现这些。与时间t0相比，其中位线BL0被连接到第一电位VS且位线BL1被连接到第二电位VD，在时间t7，位线BL0被连接到第二电位VD且位线BL1被连接到第一电位VS。这可通过下述来实现闭合第二开关元件S2以便将位线BL0连接到第二全局位线GB2，并打开连接到位线BL0的第一开关元件S1以便使其与第一全局位线GB1断开。除了第一电位VS和第二电位VD已经被交换之外，时间t7-t12期间施加的电位序列对应于在时间t0-t5的序列。由于极性相反，故跨越各存储单元的电位差也被反转，这由第一与第二扫描之间的箭头方向的改变来表示。第一组位线G1中的各位线现在被连接到第二电位VD，且第二位线组G2中的各位线被连接到第一电位VS。类似地，位线BL1借助其第一开关元件S1连接到第一全局位线GB1，并借助于打开其第二开关元件S2而与第二全局位线GB2断开。
总之，在第一扫描中，NROM单元的左位1L-6L在时间t0-t5期间被读出，并在第二扫描中，NROM单元的右位1R-6R在时间t7-t12被读出。两个扫描被不断地重复，如在时间t14和t15的电位所示的，其对应于在时间t0和t1的电位。此外，在时间t6和13的步骤可以被省略以进一步提高读出速度，其可能以更简单的控制单元实施为代价。
图8示出了NROM单元的设置在编程操作过程中随时间施加到位线BL0-BL6的电位以及施加到字线WL的电位WL。施加到位线的电位序列相同于图7所示的电位序列，因此对应于图7的描述也适用于图8。但如比较图4和图5时已经指出的那样，编程操作期间的第一电位VS和第二电位VD通常不同于读出操作中的那些。代替读出存储在NROM单元的第一和第二位中的状态，此第一和第二位在图8中被编程。在时间t0-t5，第一位1L-6L在第一扫描中被编程，且在时间t7-t12，第二位1R-6R被编程。编程序列t0-t13被不断重复，再次在时间t14开始。此外，如结合图6所述的，借助于将编程电压施加到字线WL来实现编程，其对应于在电位差存在于连接到将要编程的存储单元的位线两端的时间期间要写入的数据。
图9示出了根据本发明的半导体存储器的一个实施方案。半导体存储阵列M包括多个存储单元MC，其可以是非易失性浮栅或NROM单元。这些单元被排列成行和列，并能够利用字线解码器WD和位线解码器BD来选择。位线解码器BD包含第一开关元件S1和第二开关元件S2，用来将连接于存储单元的位线连接到第一电位VS或第二电位VD，如图3和4所示。位线解码器BD还被连接到包含读出放大器SA和位线驱动器BR的读出/写入单元。依赖于将要对选定的存储单元执行的操作，其被连接到读出放大器SA来进行读出操作，并被连接到位线驱动器BR来进行编程操作。数据DT可以在读出/写入单元RW与处理器P之间传送。处理器P被连接到控制单元C，并提供地址和操作信息。若计划进行读出操作，则控制单元C被用来选择读出放大器SA，或者若要执行写入/编程操作，则选择位线驱动器BR。此控制单元C还对位线解码器BD中的第一开关元件S1和第二开关元件S2进行操作，以便起相继选择存储单元的作用，如图5-8所述的。一旦对一行存储单元执行了所需的操作，则控制单元C就选择另一行来进行读出或编程，并再次对第一和第二开关元件S1、S2进行操作，以便相继扫描设置在该行中的存储单元。控制单元C还将所需的读出电位或编程电位施加到选定的存储单元角色的字线WL，并使字线电位与存储单元的扫描同步，因此所需的位线电位和所需的字线电位同时被施加，以便能够进行选定单元的读出或编程。
在对存储在相邻存储单元中的序列数据进行编程或读出中，本发明特别有效。但本发明也可以被用来对存储单元进行读出或写入，其中，代替相继选择相邻的存储单元，采用了不同的步长，以便改善读出/写入性能。代替下一个存储单元，可以选择第二下一个存储单元或甚至距离更远的存储单元。
对本领域技术人员来说，显然在不脱离本发明的范围或精神的情况下可以对本发明的结构作出多种修改和变型。鉴于上述，本发明旨在覆盖本发明的修改和变型，只要它们落入下列权利要求及其等价物的范围内。
参考标记列表1...6存储单元，位BD位线解码器BL0...BL6位线BR位线驱动器C控制单元C1第一接触C2第二接触
D漏，存储单元的第二侧DT数据G栅G1第一组位线G2第二组位线GB1第一全局位线GB2第二全局位线I0...I6位线电流IL泄漏电流IM存储单元电流IP编程电流IS感测的电流M存储阵列MC存储单元MF第一存储单元ML最后的存储单元NC相邻存储单元P处理器RW读出/写入单元S源，存储单元的第一侧S1第一开关元件S2第二开关元件SA读出放大器SE开关元件VD第二电位VP编程电位VR读出电位VS第一电位VWL字线电位WL字线WD字线解码器。
权利要求
1.一种对包含多个存储单元(MC)的半导体存储器(M)进行操作的方法，其中-各存储单元(MC)彼此相邻地设置，-此配置以第一存储单元(MF)开始，并以最后的存储单元(LF)结束，-每一存储单元(MC)具有第一侧(S)和第二侧(D)，-各存储单元(MC)在存储单元的第一侧(S)被一位线(BL)连接且在此存储单元的第二侧(D)被另一位线(BL)连接，-存储单元的第一侧(S)与相邻存储单元的第二侧(D)被连接到同一个位线(BL)，-每个存储单元(MC)被同一个字线(WL)连接，此方法包含下列步骤-选择用来操作的存储单元(MC)，-将第一电位(VS)施加到连接于设置在此存储单元的第一侧(S)的各存储单元(MC)的所有位线(BL)，-将第二电位(VD)施加到连接于设置在此存储单元的第二侧(D)的各存储单元(MC)的所有位线(BL)，以及-对此存储单元(MC)执行所希望的操作。
2.根据权利要求1的方法，其中对该配置的下列存储单元(MC)依次执行权利要求1的步骤-第一存储单元(MF)，-邻近第一存储单元(MF)的存储单元(MC)，-邻近上次执行各步骤的存储单元(MC)的存储单元(MC)，等等，直至对最后的存储单元(LF)已经执行各步骤为止。
3.根据权利要求2的方法，其中对存储单元(MC)的操作序列被不断重复。
4.根据权利要求3的方法，其中每次在对最后的存储单元(LF)已经执行了各步骤之后，交换第一电位(VS)和第二电位(VD)。
5.根据权利要求1的方法，其中执行所需操作的步骤包含-将读出电位(VR)施加到字线(WL)，-利用读出放大器(SA)的第一接触(C1)提供第一电位(VS)，-利用读出放大器(SA)的第二接触(C2)提供第二电位(VD)，以及-感测流过读出放大器(SA)的第一接触(C1)或第二接触(C2)之一的电流。
6.根据权利要求1的方法，其中执行所需操作的步骤包含-利用位线驱动器(BR)的第一接触(C1)提供第一电位(VS)，-利用位线驱动器(BR)的第二接触(C2)提供第二电位(VD)，以及-将至少一个编程电位(VP)施加到字线(WL)。
7.根据权利要求3或4之一的方法，其中在排列成行和列的存储单元(MC)阵列中，沿行排列的各存储单元(MC)的栅被同一个字线(WL)连接，以及沿列排列的各存储单元(MC)的源/漏被连接到同一个位线(BL)，并且位线(BL)被阵列的两个相邻列中的存储单元(MC)共用，对字线解码器(WD)所选择的存储单元(MC)行执行权利要求3或4中的步骤序列。
8.半导体存储器，包含多个存储单元(MC)，多个位线(BL)，字线(WL)，多个第一开关元件(S1)以及多个第二开关元件(S2)，其中，-各存储单元(MC)彼此相邻地设置，存储单元(MC)的该配置以第一存储单元(MF)开始，并以最后的存储单元(LF)结束，-每一个存储单元(MC)被同一个字线(WL)连接，-每一个存储单元(MC)具有第一侧(S)和第二侧(D)，各存储单元(MC)在存储单元的第一侧(S)被相应的第一位线(BL)连接且在该存储单元的第二侧(D)被相应的第二位线(BL)连接，存储单元的第一侧(S)与相邻存储单元的第二侧(D)被连接到同一个位线(BL)，-每一个位线(BL)利用相应的第一开关元件(S1)可连接到第一接触(C1)，并利用相应的第二开关元件(S2)可连接到第二接触(C2)，所有的位线(BL)属于第一组位线(G1)或第二组位线(G2)，其中-第一组位线(G1)包含连接到彼此相邻的第一组存储单元(MC)的位线(BL)，且-第二组位线(G2)包含连接到彼此相邻的第二组存储单元(MC)的位线(BL)，-利用相应的第一开关元件(S1)，第一组位线(G1)中的位线(BL)被连接到第一接触(C1)，且利用相应的第二开关元件(S2)，第二组位线(G2)中的位线(BL)被连接到第二接触(C2)。
9.根据权利要求8的半导体存储器，其中，控制单元(C)对第一开关元件(S1)和第二开关元件(S2)进行操作，使得位线(BL)分组成第一组位线(G1)和第二组位线(G2)，由此首先，第一组位线(G1)仅仅包含第一存储单元(MF)的第一位线(BL)，且第二组位线(G2)包含所有其它的位线(BL)，然后，邻近第一组位线(G1)中的位线(BL)的第二组位线(G2)中的位线(BL)，被移动到第一组位线(G1)中，且将位线(BL)从第一组位线(G1)移动到第二组位线(G2)中的上述步骤被重复，直至所有的位线(BL)处于第一组位线(G1)中为止。
10.根据权利要求9的半导体存储器，其中，控制单元(C)不断地重复如权利要求9所述的将位线(BL)分组成第一组位线(G1)和第二组位线(G2)。
11.根据权利要求8的半导体存储器，其中，控制单元(C)对第一开关元件(S1)和第二开关元件(S2)进行操作，使得位线(BL)分组成第一组位线(G1)和第二组位线(G2)，由此首先，第二组位线(G2)仅仅包含第一存储单元(MF)的第一位线(BL)，且第一组位线(G1)包含所有其它的位线(BL)，然后，邻近第二组位线(G2)中的位线(BL)的第一组位线(G1)中的位线(BL)，被移动到第二组位线(G2)中，且将位线(BL)从第二组位线(G2)移动到第一组位线(G1)中的上述步骤被重复，直至所有的位线(BL)处于第二组位线(G2)中为止。
12.根据权利要求9和11的半导体存储器，其中，控制单元(C)对第一开关元件(S1)和第二开关元件(S2)进行操作，使得位线(BL)首先如权利要求9所述的被分组成第一组位线(G1)和第二组位线(G2)，然后如权利要求11所述的被分组成第一组位线(G1)和第二组位线(G2)。
13.根据权利要求12的半导体存储器，其中，控制单元(C)不断地重复如权利要求12所述的将位线(BL)分组成第一组位线(G1)和第二组位线(G2)。
14.根据权利要求8-13中的一项的半导体存储器，其中，第一接触(C1)和第二接触(C2)是位线驱动器(BR)的接触。
15.根据权利要求14的半导体存储器，其中，若代表第一状态的数据要被写入，则字线(WL)被连接到第一电位(VS)，且若代表第二状态的数据要被写入到存储单元(MC)中，则字线(WL)被连接到第二电位(VD)，其中，存储单元的第一和第二位线(BL)之一处于第一组位线(G1)中，且存储单元的第一和第二位线(BL)中的另一个处于第二组位线(G2)中。
16.根据权利要求8-13的半导体存储器，其中，第一接触(C1)和第二接触(C2)是读出放大器(SA)的接触。
17.根据权利要求16的半导体存储器，其中，字线(WL)被连接到读出电位(VR)，且存储在存储单元(MC)中的状态被确定，其第一和第二位线(BL)之一处于第一组位线(G1)中，且第一和第二位线(BL)中的另一个处于第二组位线(G2)中。
18.根据权利要求8的半导体存储器，其中，存储单元(MC)是氮化物只读存储单元(MC)。
19.根据权利要求8的半导体存储器，其中-另外的存储单元(MC)被连接到位线(BL)，以便形成具有列和行的虚接地阵列，且-另外的存储单元(MC)被另外的字线(WL)连接。
全文摘要
一种对包含多个存储单元的半导体存储器进行操作的方法，其中各存储单元彼此相邻地设置，此配置以第一存储单元开始，并以最后的存储单元结束，每个存储单元具有第一侧和第二侧，各存储单元在存储单元的第一侧被一位线连接且在此存储单元的第二侧被另一位线连接，存储单元的第一侧与相邻存储单元的第二侧被连接到同一个位线，每个存储单元被同一个字线连接，此方法包含下列步骤选择用来操作的存储单元，将第一电位施加到连接于设置在此存储单元的第一侧的各存储单元的所有位线，将第二电位施加到连接于设置在此存储单元的第二侧的各存储单元的所有位线，以及对此存储单元执行所希望的操作。
文档编号G11C16/06GK1941202SQ200610142030
公开日2007年4月4日 申请日期2006年9月30日 优先权日2005年9月30日
发明者K·塞德尔, D·里希特 申请人:奇梦达闪存有限责任两合公司