专利名称：用于半导体存储器的可编程保持器的制作方法
技术领域：
所公开的系统和方法涉及半导体存储器。更具体地来说，所公开的系统和方法涉及用于半导体存储器的可编程保持器。
背景技术：
半导体存储器，例如，随机存取存储器(“RAM”)和只读存储器(“ROM”)可以包括连接至位线的保持器电路，从而减小了泄漏电流并且降低了噪声，防止破坏从连接至位线的存储器位单元所读出的数据。然而，尤其在低压操作期间，这些传统保持器电路还可能具有较高的DC泄漏电流，并且导致半导体存储器具有较慢的操作时间。此外，这种传统保持器针对最差情况的编码进行设计，从而可能限制VCCmin操作并且进一步增加了功耗
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种方法，包括接收存储器编码，所述存储器编码标识将要存储在半导体存储器中的逻辑O和逻辑I的数量；通过所述存储器编码确定将要连接至所述半导体存储器的第一位线的第一类型的位单元的数量；基于将要连接至所述第一位线的所述第一类型的位单元的数量，从多个保持器电路中选择第一保持器电路；以及将所述半导体存储器的布局的电子表示存储在非易失性机器可读存储介质中。在该方法中，进一步包括通过所述存储器编码确定将要连接至所述半导体存储器的第二位线的所述第一类型的位单元的数量；以及基于将要连接至所述第二位线的所述第一类型的位单元的数量，从多个保持器电路中选择第二保持器电路，其中，所述第二保持器电路与所述第一保持器电路不同。在该方法中，所述第一类型的位单元为被编程为在读操作期间输出逻辑O的位单元，将要连接至所述第一位线的所述第一类型的位单元的数量大于将要连接至所述第二位线的所述第一类型的位单元的数量，并且，将要连接至所述第一位线的保持器的尺寸小于将要连接至所述第二位线的保持器的尺寸。在该方法中，所述第一类型的位单元为被编程为在读操作期间输出逻辑I的位单元，将要连接至所述第一位线的所述第一类型的位单元的数量大于将要连接至所述第二位线的所述第一类型的位单元的数量，并且，将要连接至所述第一位线的保持器的尺寸大于将要连接至所述第二位线的保持器的尺寸。在该方法中，进一步包括通过所述存储器编码确定将要连接至所述半导体存储器的多条位线中的每一条的所述第一类型的位单元的数量；以及基于将要连接至每条相应的所述位线的所述第一类型的位单元的数量选择所述多条位线中的每一条的保持器电路，其中，选择至少两种不同类型的保持器电路。在该方法中，进一步包括基于所述布局制造所述半导体存储器的掩模；以及使用所述掩模制造所述半导体存储器。
根据本发明的另一方面，提供了一种半导体存储器，包括第一位线和第二位线；第一数量的第一类型的位单元，连接至所述第一位线；第一保持器电路，连接至所述第一位线，基于所述第一类型的位单元的所述第一数量，所述第一保持器电路具有第一尺寸；第二数量的所述第一类型的位单元，连接至所述第二位线；以及第二保持器电路，连接至所述第二位线，基于所述第一类型的位单元的所述第二数量，所述第二保持器电路具有第二尺寸，其中，所述第一尺寸与所述第二尺寸不同。在该半导体存储器中，进一步包括第二数量的第二类型的位单元，连接至所述第一位线。在该半导体存储器中，所述第一类型的位单元被配置为在读操作期间输出逻辑0，所述第二类型的位单元被配置为在读操作期间输出逻辑I。在该半导体存储器中，所述第一类型的位单元被配置为在读操作期间输出逻辑1，所述第二类型的位单元被配置为在读操作期间输出逻辑O。
在该半导体存储器中，所述第一类型的位单元被配置为在读操作期间输出逻辑O。在该半导体存储器中，所述第一类型的位单元的所述第一数量大于所述第二类型的位单元的所述第二数量，所述第一保持器电路的尺寸小于所述第二保持器电路的尺寸。在该半导体存储器中，所述第一类型的位单元被配置为在读操作期间输出逻辑I。在该半导体存储器中，所述第一类型的位单元的所述第一数量大于所述第二类型的位单元的所述第二数量，所述第一保持器电路的尺寸大于所述第二保持器电路的尺寸。根据本发明的又一方面，提供了一种通过程序编码进行编码的非临时性机器可读存储介质，其中，当通过处理器执行所述程序编码时，所述处理器实施一种方法，所述方法包括接收存储器编码，所述存储器编码标识将要存储在半导体存储器中的逻辑O和逻辑I的数量；通过所述存储器编码确定将要连接至所述半导体存储器的第一位线的第一类型的位单元的数量；以及基于将要连接至所述第一位线的所述第一类型的位单元的数量，从多个保持器电路中选择第一保持器电路。在该非临时性机器可读存储介质中，所述方法包括通过所述存储器编码确定将要连接至所述半导体存储器的第二位线的所述第一类型的位单元的数量；以及基于将要连接至所述第二位线的所述第一类型的位单元的数量，从多个保持器电路中选择第二保持器电路。在该非临时性机器可读存储介质中，所述第一类型的位单元为被编程为在读操作期间输出逻辑O的位单元，将要连接至所述第一位线的所述第一类型的位单元的数量大于将要连接至所述第二位线的所述第一类型的位单元的数量，将要连接至所述第一位线的保持器的尺寸小于将要连接至所述第二位线的保持器的尺寸。在该非临时性机器可读存储介质中，所述第一类型的位单元为被编程为在读操作期间输出逻辑I的位单元，将要连接至所述第一位线的所述第一类型的位单元的数量大于将要连接至所述第二位线的所述第一类型的位单元的数量，将要连接至所述第一位线的保持器的尺寸大于将要连接至所述第二位线的保持器的尺寸。在该非临时性机器可读存储介质中，所述方法包括通过所述存储器编码确定将要连接至所述半导体存储器的多条位线中的每一条的所述第一类型的位单元的数量；以及基于将要连接至每条相应的所述位线的所述第一类型的位单元的数量选择所述多条位线中的每一条的保持器电路。
图I为经过改进的ROM阵列的一个实例的电路图。图2为根据在图I中的ROM阵列设计和制造经过改进的ROM阵列的方法的一个实例的流程图。图3为用于根据图I设计和制造经过改进的ROM阵列的系统的一个实例的结构图。图4为经过标准化的保持器强度和每条位线的经过编程的零位单元的数量的曲线图。
具体实施方式
·优选地，所公开的半导体存储器和设计和制造半导体存储器的方法提供了保持器电路，该保持器电路具有针对连接至特定位线的位单元类型进行了优化的尺寸，例如，在读操作期间输出逻辑I或逻辑O的位单元。针对连接至位线的位单元类型进行了优化保持器电路可以降低半导体存储器的能耗，同时改进了半导体存储器的工作速度和低功率、VCCmin 操作。图I示出了经过改进的只读存储器(“ROM”)阵列100的一个实例，该经过改进的只读存储器阵列包括多个经过编程O位单元102(即，位单元被配置为在读操作期间输出逻辑O)和多个经过编程的I位单元104(即，当读取时，位线被配置为输出逻辑I)。以行数(η)和列数(m)配置位单元102和104。位于行中的每个位单元102、104都连接至字线(“WL”)，并且位于列中的每个位单元102、104都连接至位线(“BL”)。经过编程的O位单元102可以包括晶体管106，该晶体管具有连接至WL的晶体管的栅极，连接至BL的晶体管的漏极，以及接地的晶体管的源极。经过编程的I位单元104可以包括晶体管108，该晶体管具有连接至WL的晶体管的栅极、连接至BL的晶体管的漏极、以及未连接或者浮置(folating)的晶体管的源极。可以将每条BL都连接至位于节点112处的相应保持器电路110。将保持器电路110配置为用于降低位线上的泄漏电流和噪声，从而避免数据损坏。如图I所示，保持器电路110包括反相器114和晶体管116。反相器114具有连接至BL的反相器的输入端和连接至晶体管116的栅极的反相器的输出端。晶体管116具有连接至高压电源线(例如VDD)的晶体管的源极、和连接至节点112的晶体管的漏极。当从经过编程的O位单元102读出逻辑O时，连接至经过编程的O位单元102的栅极的WL保持高电压，从而将位单元102的晶体管106变换为导电‘导通(on)’状态。晶体管106导通导致连接至晶体管106的漏极的BL通过晶体管106接地(或者VSS)，晶体管106将BL从其预充电的逻辑I状态拉至逻辑O。通过连接至BL的反相器114将BL上的逻辑O反相，使得将逻辑I被输出至晶体管116的栅极。当位于晶体管116的栅极和源极的电压为高电压时，晶体管116为非导电‘截止(off) ’状态。当从经过编程的I位单元104读取逻辑I时，连接至经过编程的I位单元104的栅极的WL保持高电压。当晶体管108的源极未与电源连接时，通过预充电电路(未示出)将BL预充电为逻辑1，该BL保持逻辑1，从而使得该充电没有接地的路径。通过保持器电路110的反相器114将BL上的逻辑I反相，从而使得逻辑O被提供至晶体管116的栅极。由于位于晶体管116的栅极和源极的逻辑O连接至高压电源线，所以晶体管116被转换为导通状态。随着晶体管116导通，通过晶体管116将高压电源线连接至节点112，从而将位线电压保持在逻辑I。发明人发现通过基于连接至BL的经过编程的O位单元102和/或经过编程的I位单元104的数量，调节保持器电路110的强度(在一些情况下，该保持器电路的强度可能是晶体管116的相对尺寸)可以改进半导体阵列100的性能和功耗。这些参数的实例可以包括但不限于晶体管的栅极或者晶体管的沟道的长度和/宽度和/或晶体管的电阻。例如，PMOS晶体管116的尺寸可以相反地对应于连接至BL的经过编程的O位单元102的数量或尺寸。如本领域技术人员应该理解，更小的PMOS晶体管对应于更强的保持器电路110。反之，随着经过编程的I位单元104的数量增加，PMOS晶体管116的尺寸,或者PMOS晶体管116的数量可以增加，从而提供较弱的保持器电路100。例如，当BL仅包括经过编程的I位单元104时，位于保持器电路110中的PMOS晶体管116的尺寸或数量可以为最大值。本领域技术人员可以理解，保持器电路110的尺寸基于通过其要实现的半导体存储器阵列的技术而改变。·图2为设计和制造具有经过优化的保持器电路的半导体存储器阵列的改进方法200的一个实例的流程图。优选地，方法200所制造半导体存储器具有经过改进的速度、VCCmin操作、以及降低了的泄漏电流和功耗。可以通过系统，例如图3中所示出的系统300完全或部分实施方法200。系统300包括电子设计自动化(“EDA”)工具310，例如由Synopsys, Inc. of Mountain View, CA出售的“IC COMPILER” ，该电子设计自动化工具具有布线程序320，例如，也由Synopsys所出售的“ZR0UTE” 。例如，可以使用其他EDA工具310，例如，均由Cadence Design Systems,Inc. of San Jose，CA 出售的 “VIRTUOSO” 用户设计平台或者 Cadence “ENCOUNTER” 数字IC设计平台连同“VIRTUOSO”芯片装配布线程序320。EDA工具310为专用计算机，该专用计算机通过从非临时性机器或者计算机可读存储介质330、340取回存储程序指令336并且在通用处理器314上执行这些指令形成。处理器314可以为任何中央处理单元(“CPU”)、微处理器、微控制器、或者用于执行指令的计算器件或电路。非临时性机器可读存储介质330、340可以为闪速存储器、随机存取存储器(“RAM”)、ROM、或者其他存储介质。RAM的实例包括但不限于静态RAM( “SRAM”)和动态RAM( “DRAM”)。ROM包括但不限于可编程R0M( “PR0M”)，电可编程R0M( “EPR0M”)、以及电可擦除可编程R0M( “EEPR0M”)，以上列举了几种可能性。系统300可以包括显示器316和用户界面或输入设备312，例如，鼠标、触摸屏、麦克风、轨迹球、键盘、或者用户可以通过其将设计和布局指令输入系统300的其他设备。一个或多个计算机可读存储介质330、340可以存储由用户输入的数据，例如，电路设计和单元信息332，该电路设计和单元信息包括单元库332a、设计规则334、一个或多个程序文件336、以及一个或多个图形数据系统(“⑶S”)II文件342。EDA工具310还可以包括通信界面318，该通信界面能够在EDA工具310和外部设备之间传输软件和数据。通信界面318的实例包括但不限于调制解调器、以太网卡、无线网卡、个人计算机存储卡国际协会(“PCMCIA”)插槽和卡等。可以以信号形式经由通信界面318所传输的软件和数据，该软件和数据可以为能够由通信界面318接收的电子、电磁、或光学信号等。可以经由通信路径(例如，信道)将这些信号提供给通信界面318，可以使用线路、电缆、光纤、电话线、蜂窝链路(cellular link)、射频(“RF”)链路以及其他通信信道实现该通信路径。布线程序320能够接收将要包括在电路布局中的多个单元的标识，该多个单元的标识包括单元对的列表332，选自单元库332a，位于将要相互连接的多个单元内。可以使用用于各种工艺技术(例如，大于、小于、或等于32nm的技术)的设计规则334。在一些实施例中，设计规则334配置布线程序320，从而根据制造栅格定位连接线和通孔。其他实施例可以使得布线程序包括在布局中关闭网格的连接线和/或通孔。再次参考图2，在框202中接收ROM或其他存储器代码。本领域技术人员应该理解，存储器编码标识位于存储阵列100中的经过编程的O位单元102和经过编程的I位单元104的数量以及位单元102、104将要被定位的行和列。
在框204中，分析存储器编码，从而确定将要定位在存储阵列100的每列中的经过编程的O位单元102和/或经过编程的I位单元104的数量。在一些实施例中，例如，可以分析存储器编码，从而确定将要连接至每条BL的经过编程的O单元102的数量。在一些实施例中，可以分析存储器编码，从而确定将要连接至每条BL的经过编程的I单元104的数量。在框206中，为每条BL选择保持器单元110。可以基于不同类型的位单元的数量(例如，将要连接至每条BL的经过编程的O位单元102和/或经过编程的I位单元104)，从存储在单元库332a中的多个保持器单元中选择保持器单元110。保持器单元110可以包括多个不同保持器单元，该多个不同的保持器单元，其中的每个保持器单元均针对连接至BL的位单元类型的具体数量的位单元类型进行了优化。本领域技术人员应该理解，可以针对一种或多种工艺技术而存在大量单元库。在一些实施例中，单元库332a可以包括被配置为用于BL的一个保持器单元，其中，连接至BL的每个位单元均为经过编程的O位单元
102;被配置为用于BL的另一个保持器单元，其中，连接至BL的每个位单元均为可变成编程I位单元104 ；以及针对连接至BL的经过编程的O位单元和经过编程的I位单元的每种可能组合的多个其他保持器单元。可以通过迭代过程设计存储在单元库332a中的保持器单元，其中，选择用于第一条件的初始保持器单元。例如，可以设计用于BL的初始保持器电路单元，其中，连接至BL的每个位单元为用于特定工艺技术(例如,32nm、28nm、22nm等)的经过编程的O位单元。可以实施仿真并且可以调节保持器单元的尺寸和其他特征，直到用于BL的保持器电路的尺寸被优化为提供期望大小的泄漏电流保护和工作速度，其中，每个位单元均为经过编程的O位单元。在一些实施例中，初始保持器电路单元可以为用于每个位单元连接的BL的保持器电路单元，其中，该位单元为经过编程的I位单元。经过优化的保持器单元的电子表示(electronic representation)可以存储在位于非临时性机器可读存储介质330、340中的单元库332a中。还可以设计和优化用于第一技术的第二条件的第二保持器单元。第二条件可以为连接至BL的每个位单元为经过编程的I位单元104的BL。可以实施仿真并且可以调节保持器电路的尺寸和其他特征，直到用于BL的保持器电路被优化为提供期望大小的泄漏电流保护和工作速度，其中，每个位单元为经过编程的I位单元104。可以将经过优化的保持器单元的电子表示存储在位于非临时性机器可读存储介质330中的单元库332a中。可以将第一优化位单元和第二优化位单元用于确定标准化位单元强度。图4为标准化保持器强度与每条位线的经过编程的O位单元的数量的关系的一个实例的曲线图。如图4所示，曲线的斜率为线性斜率，从而能够选取和确定用于其他条件中的每个的保持器单元的尺寸。例如，可以将保持器单元设计为用于BL，将至少一个经过编程的O位单元102和至少一个经过编程的I位单元104连接至BL，将至少两个经过编程的O位单元102和至少两个经过编程的I位单元104连接至BL等。可以将经过优化的保持器电路中每个都存储在非临时性计算机可读存储介质330、340中的单元332a中。再次参考图2，在框208中，将具有用于每条BL的优化保持器电路110的半导体存储器阵列的布局存储在非临时性机器可读存储介质(例如，存储介质330、340)中。本领域技术人员应该理解，可以将该布局存储为GDSII文件。·在框210中，通过掩模制作设备(例如，光学图案生成器)，使用⑶SII文件242来生成用于包括经过优化的保持器单元110的半导体存储器阵列的掩模。在框212中，本领域技术人员应该理解，布线程序220可以在半导体晶圆上制造包括经过优化的保持器单元110的半导体存储器阵列。上述方法可以至少部分地以计算机实现程序和用于实现这些程序的装置的形式实现。本发明还可以至少部分以计算机程序代码的形式实现，该计算机程序代码包含有形的、非临时性计算机可读存储介质，例如，RAM、ROM、CD-ROM、DVD-ROM、BD-ROM、硬盘驱动器、闪速存储器、或者任何其他非临时性机器可读存储介质中，其中，当将计算机程序代码装入计算机并且通过计算机执行时，计算机成为实践该方法的装置。不管是否将计算机程序代码装入计算机和/或通过计算机执行该计算机程序代码，该方法可以至少部分地以计算机程序代码的形式实现，从而使得当将计算机程序代码装入计算机并且通过该计算机执行该计算机程序代码时，计算机成为实施该方法的装置。当在通用处理器上实现计算机程序代码时，该计算机程序代码段配置处理器，从而制造专用逻辑电路。可选地，该方法可以至少部分地包含在数字信号处理器中，该数字信号处理器由用于根据本发明所公开的原理实施方法的专用集成电路形成。在一些实施例中，一种方法包括接收存储器编码，该存储器编码标识将要存储在半导体存储器中的逻辑O和逻辑I的数量；通过该存储器编码确定将要连接至半导体存储器的第一位线的第一类型的位单元的数量；并且基于将要连接至第一位线的第一类型的位单元的数量从多个保持器电路中选择第一保持器电路。半导体存储器的布局的电子表示存储在非易失性机器可读存储介质中。在一些实施例中，一种半导体存储器包括第一位线和第二位线。第一数量的第一类型的位单元连接至第一位线。第一保持器电路连接至第一位线。第一保持器电路具有基于第一类型的位单元的第一数量的第一尺寸。第二数量的第一类型的位单元连接至第二位线。第二保持器电路连接至第二位线。基于位单元的第二数量，第二保持器电路具有第二尺寸。如果位单元的第一数量和第二数量不相等，则第一尺寸和第二尺寸不同。在一些实施例中，通过程序编码对非临时性机器可读存储介质进行编码，其中，当通过处理器执行程序编码时，处理器实施一种方法。该方法包括接收存储器编码，该存储器编码标识将要存储在半导体存储器中的逻辑O和逻辑I的数量；通过存储器编码确定将要连接至半导体存储器的第一位线的第一类型的位单元的数量；并且基于将要连接至第一位 线的第一类型的位单元的数量，从多个保持器电路中选择第一保持器电路。尽管已经根据示例性实施例描述了本发明，但是本发明不仅限于此。更确切地说，在不背离本发明的等同物的领域和范围(scope and range)的情况下,所附权利要求应该大体上被理解为包括可以由本领域技术人员制造的本发明的变型例和实施例。
权利要求
1.一种方法，包括 接收存储器编码，所述存储器编码标识将要存储在半导体存储器中的逻辑O和逻辑I的数量； 通过所述存储器编码确定将要连接至所述半导体存储器的第一位线的第一类型的位单元的数量； 基于将要连接至所述第一位线的所述第一类型的位单元的数量，从多个保持器电路中选择第一保持器电路；以及 将所述半导体存储器的布局的电子表示存储在非易失性机器可读存储介质中。
2.根据权利要求I所述的方法，进一步包括 通过所述存储器编码确定将要连接至所述半导体存储器的第二位线的所述第一类型的位单元的数量；以及 基于将要连接至所述第二位线的所述第一类型的位单元的数量，从多个保持器电路中选择第二保持器电路，其中，所述第二保持器电路与所述第一保持器电路不同，并且 其中，所述第一类型的位单元为被编程为在读操作期间输出逻辑O的位单元，将要连接至所述第一位线的所述第一类型的位单元的数量大于将要连接至所述第二位线的所述第一类型的位单元的数量，并且，将要连接至所述第一位线的保持器的尺寸小于将要连接至所述第二位线的保持器的尺寸。
3.根据权利要求I所述的方法，进一步包括 通过所述存储器编码确定将要连接至所述半导体存储器的多条位线中的每一条的所述第一类型的位单元的数量；以及 基于将要连接至每条相应的所述位线的所述第一类型的位单元的数量选择所述多条位线中的每一条的保持器电路，其中，选择至少两种不同类型的保持器电路。
4.根据权利要求I所述的方法，进一步包括 基于所述布局制造所述半导体存储器的掩模；以及 使用所述掩模制造所述半导体存储器。
5.—种半导体存储器,包括 第一位线和第二位线； 第一数量的第一类型的位单元，连接至所述第一位线； 第一保持器电路，连接至所述第一位线，基于所述第一类型的位单元的所述第一数量，所述第一保持器电路具有第一尺寸； 第二数量的所述第一类型的位单元，连接至所述第二位线；以及第二保持器电路，连接至所述第二位线，基于所述第一类型的位单元的所述第二数量，所述第二保持器电路具有第二尺寸， 其中，所述第一尺寸与所述第二尺寸不同。
6.根据权利要求5所述的半导体存储器，进一步包括第二数量的第二类型的位单元，连接至所述第一位线。
7.根据权利要求6所述的半导体存储器，其中，所述第一类型的位单元被配置为在读操作期间输出逻辑O，所述第二类型的位单元被配置为在读操作期间输出逻辑I。
8.根据权利要求6所述的半导体存储器，其中，所述第一类型的位单元被配置为在读操作期间输出逻辑1，所述第二类型的位单元被配置为在读操作期间输出逻辑O。
9.一种通过程序编码进行编码的非临时性机器可读存储介质，其中，当通过处理器执行所述程序编码时，所述处理器实施一种方法，所述方法包括 接收存储器编码，所述存储器编码标识将要存储在半导体存储器中的逻辑O和逻辑I的数量； 通过所述存储器编码确定将要连接至所述半导体存储器的第一位线的第一类型的位单元的数量；以及 基于将要连接至所述第一位线的所述第一类型的位单元的数量，从多个保持器电路中选择第一保持器电路。
10.根据权利要求9所述的非临时性机器可读存储介质，其中，所述方法包括 通过所述存储器编码确定将要连接至所述半导体存储器的第二位线的所述第一类型的位单元的数量；以及 基于将要连接至所述第二位线的所述第一类型的位单元的数量，从多个保持器电路中选择第二保持器电路，并且 其中，所述第一类型的位单元为被编程为在读操作期间输出逻辑O的位单元，将要连接至所述第一位线的所述第一类型的位单元的数量大于将要连接至所述第二位线的所述第一类型的位单元的数量，将要连接至所述第一位线的保持器的尺寸小于将要连接至所述第二位线的保持器的尺寸。
全文摘要
一种方法，包括接收存储器编码，该存储器编码标识将要存储在半导体存储器中的逻辑0和逻辑1的数量；通过存储器编码确定将要连接至半导体存储器的第一位线的第一类型的位单元的数量；以及基于将要连接至第一位线的第一类型的位单元的数量，从多个保持器电路中选择第一保持器电路。半导体存储器的布局的电子表示存储在非易失性机器可读存储介质中。本发明还提供了一种用于半导体存储器的可编程保持器。
文档编号G11C7/12GK102903383SQ201210008160
公开日2013年1月30日 申请日期2012年1月10日 优先权日2011年7月28日
发明者刘逸群 申请人:台湾积体电路制造股份有限公司