输出信号和第十六逻辑元件L116的输出信号中之一处于高电平时，第十七元件L117将模式选择信号BT[1:0]的低比特位ΒΤ[0]输出成高电平。
[0063]如上所述，用于输出测试数据G10_DQ1，5[7:0]、G10_DQ2，6[7:0]、和 G10_DQ3, 7 [7:0]的输出部430、440和450可以通过不同于锁存器选择信号BAn的模式选择信号BTn 控制，其中测试数据 G10_DQ1, 5 [7:0]、G10_DQ2，6 [7:0]、和 G10_DQ3, 7 [7:0]被提供至第一输入/输出焊盘和第五输入/输出焊盘、第二输入/输出焊盘和第六输入/输出焊盘以及第三输入/输出焊盘和第七输入/输出焊盘。
[0064]图1lA至图1lD是图8中示出的第一输出部420、第二输出部430、第三输出部440和第四输出部450的实例的图。
[0065]第一输出部420、第二输出部430、第三输出部440和第四输出部450分别包括作为第一选择部工作的多路复用器501、502、503、504。多路复用器501、502、503、504响应于从锁存器地址信号BA[1:0]产生的锁存器选择信号BAn或从锁存器选择信号BAn产生的模式选择信号BTn而从接收自多个锁存器中的每个锁存器的输出测试数据MPRm[7:0]中选择来自一个锁存器的输出测试数据，并且分别输出选择驱动信号RMDQ04 [7:0]、RMDQ15 [7:0]、RMDQ26 [7:0]、和 RMDQ37 [7:0]。
[0066]第一输出部420、第二输出部430、第三输出部440和第四输出部450分别包括作为第二选择部工作的多路复用器511和512、513和514、515和516、517和518。多路复用器 511、512、513、514、515、516、517、518 接收选择驱动信号 RMDQ04[7:0]、RMDQ15[7:0]、RMDQ26[7:0]、和RMDQ37[7:0]以及从相应的选择驱动信号分出的选择信号RMDQ04[0]、RMDQ04 [4]、RMDQ15 [I]、RMDQ15 [5]、RMDQ26 [2]、RMDQ26 [6]、RMDQ37 [3]、和 RMDQ37 [7]，并且响应于第二模式信号而将测试数据 G1_DQO，4 [7:0]、G10_DQ1，5 [7:0]、G10_DQ2，6 [7:0]、和G10_DQ3,7[7:0]输出至相应的输入/输出焊盘DQ[7:0]。第二模式信号的实例是并行模式信号 M_Parallel。
[0067]图12是当图8中所示的输出电路4100如图1lA至图1lD所示被实现时的配置图。
[0068]输出电路4100包括第一选择部4101和第二选择部4102。
[0069]第一选择部4101可以包括多路复用器501、502、503和504，多路复用器501、502、503和504响应于锁存器选择信号BAn或从锁存器选择信号BAn产生的模式选择信号BTn而从接收自多个锁存器中的每个锁存器的输出测试数据MPRm[7:0]中选择一个锁存器的输出测试数据，并且分别输出选择驱动信号RMDQ04 [7:0]、RMDQ15 [7:0]、RMDQ26 [7:0]、和RMDQ37[7:0]。
[0070]第二选择部4102可以包括多路复用器511和512、513和514、515和516以及517和518，多路复用器511和512、513和514、515和516以及517和518响应于第二模式信号而将第一选择部4101选中的锁存器的输出测试数据分配至相应的输入/输出焊盘DQ [7:0],并且分另 Ij 输出测试数据 G10_DQ0, 4 [7:0]、G10_DQ1, 5 [7:0]、G10_DQ2, 6 [7:0]、和G10_DQ3, 7[7:0]。第二模式信号是并行模式信号M_Parallel。
[0071 ] 再次参见图11A，用于将数据输出至第零和第四DQ焊盘的第一输出部420包括第一多路复用器501、第二多路复用器511和第三多路复用器512。
[0072]第一多路复用器501作为选择部工作，其响应于从锁存器地址信号BA[1:0]产生的锁存器选择信号BAn而从来自多个锁存器中的每个锁存器的输出测试数据MPRm[7:0]中选择一个锁存器的输出测试数据(即，数据组)，并输出第一选择驱动信号RMDQ04[7:0]。
[0073]第二多路复用器511接收从第一多路复用器501输出的第一选择驱动信号RMDQ04 [7:0]以及从第一选择驱动信号RMDQ04 [7:0]分出的第零选择信号RMDQ04 [O]，以及响应于第二模式信号而经由第零DQ焊盘输出测试数据G10_DQ0[7:0]。第二模式信号的实例是并行模式信号M_Parallel。可以根据数据输出选通信号来从第零DQ焊盘顺序地输出由第二多路复用器511选中的数据组(串行模式或交错模式)，或可以从第零DQ焊盘重复地输出所选中的数据组的一个数据(并行模式)。
[0074]第三多路复用器512接收从第一多路复用器501输出的第一选择驱动信号RMDQ04[7:0]和从第一选择驱动信号RMDQ04 [7:0]分出的第四选择信号RMDQ04[4]，以及响应于第二模式信号而经由第四DQ焊盘输出测试数据G10_DQ4[7:0]。第二模式信号中之一实例是并行模式信号M_Parallel。可以根据数据输出选通信号从第四DQ焊盘顺序地输出由第三多路复用器512选中的数据组(串行模式或交错模式)，或可以从第四DQ焊盘重复地输出所选中的数据组的一个数据(并行模式)。
[0075]图1lB所示的第二输出部430可以包括第四多路复用器502、第五多路复用器513和第六多路复用器514。
[0076]例如，在第二输出部430中使用的模式选择信号BTn可以包括通过图1OA的第一控制信号发生部产生的信号。
[0077]第四多路复用器502作为选择部工作，其响应于第一控制信号发生部410-1产生的模式选择信号BTn而从接收自多个锁存器中的每个锁存器的输出测试数据MPRm[7:0]中选择一个锁存器的输出(即，数据组)，以及输出第二选择驱动信号RMDQ15[7:0]。
[0078]第五多路复用器513接收第二选择驱动信号RMDQ15 [7:0]和从第二选择驱动信号RMDQ15 [7:0]分出的第一选择信号RMDQ15 [I]，以及响应于第二模式信号而经由第一 DQ焊盘来输出测试数据G10_DQ1 [7:0]。第二模式信号中之一实例是并行模式信号M_Parallel。
[0079]第六多路复用器514接收第二选择驱动信号RMDQ15 [7:0]和从第二选择驱动信号RMDQ15 [7:0]分出的第五选择信号RMDQ15 [5]，以及响应于第二模式信号而经由第五DQ焊盘来输出测试数据G10_DQ5[7:0]。第二模式信号的实例是并行模式信号M_Parallel。
[0080]从第五多路复用器513、第六多路复用器514输出的测试数据G10_DQ1, 5 [7:0]可以经由相应的输入/输出焊盘而被顺序地或重复地输出。
[0081]图1lC中示出的第三输出部440和图1lD中所示的第四输出部450的操作与图1lB中示出的第二输出部430的操作大体上类似。
[0082]如在图1lA至图1lD中所示，输出控制部40的输出电路4100 (420、430、440、和450)可以通过四个4:1多路复用器501、502、503、504和八个2:1多路复用器511、512、513、514、515、516、517、518 来配置。
[0083]图13是用于应用至半导体装置10的训练单元20的输出控制部60的一个实施例的一个实例的图。
[0084]图13中所示的输出控制部60可以包括控制信号发生部600和输出电路6100。输出电路6100可以包括第一输出部610、第二输出部620、第三输出部630和第四输出部640。
[0085]控制信号发生部600响应于从锁存器地址信号BA[1:0]产生的锁存器选择信号BAn而从自多个锁存器中的每个锁存器接收的输出测试数据MPRm[7:0]中选择一个锁存器的输出(即，数据组)，以及输出公共模式信号RMPRD [7:0]。
[0086]输出电路6100响应于锁存器选择信号BAn、来自每个锁存器的输出测试数据MPRm[7:0]、第一模式信号(例如，交错模式信和第二模式信号(例如，并行模式信号M_Parallel)而将来自多个锁存器中的每个锁存器的输出测试数据MPRm[7:0]的整体或子集输出。
[0087]当将第一模式信号使能以及将第二模式信号禁止时，输出电路6100可以顺序地输出从每个锁存器输出的测试数据的整体。当将第一模式信号和第二模式信号禁止时，输出电路6100可以顺序地输出从每个锁存器接收的测试数据的子集。当将第一模式信号禁止以及将第二模式信号使能时，输出电路6100可以大体同时地输出从每个锁存器输出的测试数据的子集。
[0088]输出电路6100的第一输出部610接收公共模式信号RMPRD [7:0],以及响应于第二模式信号(G10_DQ0，4[7:0])而将所选中的输出测试数据MPRm[7:0]输出至所选中的输入
/输出焊盘，例如，第零输入/输出焊盘和第四输入/输出焊盘。第二模式信号是并行模式信号 M_Parallel。
[0089]第二输出部620、第三输出部630和第四输出部640从多个锁存器中的每个锁存器接收输出测试数据MPRm[7:0]，以及响应于锁存器选择信号BAn而选择一个锁存器的输出。第二输出部620、第三输出部630、第四输出