的专利文献中的全部五个专利文献的全部内容并入本文。
[0057]图7是描述用于对存储器单元进行擦除与编程的处理的一种实施方式的流程图。通过上述一个或更多个管理电路来执行图7的处理。在步骤702中，系统将接收擦除数据的请求。在一种实施方式中，可以没有专用的擦除命令。更确切地说，系统将响应编程的请求来擦除(在编程之前)。在步骤704中，选择要擦除的区块。在步骤706中，擦除存储器单元。图8描绘了擦除存储器单元的一种实施方式。
[0058]在图7的步骤708中，系统将接收对数据进行编程的请求。描绘了虚线将步骤706连接至步骤708，这是因为两个步骤之间可能存在较长的时间间隔。在步骤710中，将对存储器单元进行编程。可以在步骤710中根据在本技术领域已知的各种编程方法中的许多编程方法对存储器单元进行编程。
[0059]在成功编程处理(与验证)结束时，根据相应情况，存储器单元的阈值电压应在针对编程的存储器单元的阈值电压的一个或更多个分布内或者在针对擦除的存储器单元的阈值电压的分布内。图8描绘了具有8个状态的存储器单元的状态的示例阈值电压分布。8个数据状态包括擦除状态与编程状态A至G。在该示例中，每个存储器单元可以存储三位。在数据状态中的每个数据状态之间是用于从存储器单元读取数据的读取参考电压。例如，图8示出了在数据状态擦除与数据状态A之间的读取参考电压VrA，以及数据状态A与数据状态B之间的读取参考电压VrB。通过测试给定的存储器单元的阈值电压是在相应的读取参考电压之上还是之下，系统可以确定存储器单元处于什么状态。在每个数据状态的下边缘处或附近是验证参考电压。例如，图8示出了针对状态A的VvA以及针对状态B的VvB等。当将存储器单元编程为给定状态时，系统将测试这些存储器单元的阈值电压是否大于或等于验证参考电压。
[0060]图9是用于图示当对NAND串上的存储器单元进行擦除时的各种可能的电场的NAND串的剖面图的图。NAND串301包括在衬底340上形成的源极侧选择栅极306、漏极侧选择栅极324以及8个存储元件，即存储元件308、310、312、314、316、318、320及322。WLO与WL7可以被称为边缘字线。WLl与WL6也可以被称为边缘字线。在该上下文下WLl与WL6可以被称为第二边缘字线。边缘字线可以是不用于存储用户数据或系统数据的虚设字线。不管怎样，边缘字线应能够被擦除。这些虚设WL在进行编程期间可以用作GIDL (栅极感应漏极泄露)保护WL。这些虚设WL通常不用于数据存储，而是用于对SGD电势与相邻数据WL之间的中间电压加偏压，以能够更持久地用于击穿与GIDL。边缘字线可以是数据字线，而不是虚设字线。
[0061]每个存储器单元具有在单元与衬底340之间的隧道氧化层。选择栅极也具有在选择栅极与隧道氧化层之间的隧道氧化层。有时，当形成存储器单元隧道氧化层时形成选择栅极隧道氧化层。因此，选择栅极隧道氧化层可以具有与存储器单元隧道氧化层大约相同的厚度。无论隧道氧化层是怎样形成以及在何时形成，如果在隧道氧化层两端施加太大的电压，则隧道氧化层可能受到损害。
[0062]在擦除操作期间，可以将ρ阱升高至高电压(针对N型存储器单元)。可以将字线偏压至低电压(例如，0V)。因此，强电场被施加至存储器单元的隧道氧化层，以及当浮置栅极的电子被发射至衬底(典型地通过Fowler-Nordheim穿隧机制)时，存储器单元的数据被擦除。由于电子从浮置栅极传送至P阱区332，因此选择的单元的Vt可能降低。可以对整个存储器阵列、单个区块或单元中的另一单元执行擦除。在擦除操作期间，可以浮置源极线与位线。
[0063]如上所述，如果在选择栅极的隧道氧化层两端施加太大的电压，则可能损害选择栅极的隧道氧化层。作为一种可能，在擦除期间可以将相对高的偏压施加至选择线(例如，SGS或SGD，统称为“SG”)以防止这样的情况。然而，在擦除期间向选择线施加高电压是有问题的。
[0064]作为另一种可能，在擦除期间可以浮置选择线。施加至ρ阱332的高擦除电压可以与选择线(SG)耦合，从而使选择线的电压升高。因此，由于降低了选择栅极隧道氧化层两端的电压，因此可以防止损害选择栅极隧道氧化层。取决于来自P阱区332的多少电压偶合至选择线(SG)，选择线的的电压可以在ρ阱电压附近(该电压是擦除电压)。
[0065]当NAND闪存按比例缩小时，该选择栅极浮置方案可能变得有问题。随着NAND按比例调节，字线和选择线以及字线和选择线之间的空间被按比例缩小至更小的数值。然而，由于闪存的基本特性难以缩小垂直尺寸(例如，隧道氧化层、IPD厚度、浮置栅极高度)，因此不能容易地降低编程电压与擦除电压。
[0066]图9示出了漏极选择线(SGD)与边缘字线(WL7)之间的电场，以及源极选择线(SGS)与边缘字线(WLO)之间的电场。选择线(SG)与边缘WL之间的这些电场可以在上面电压限制与尺寸比例限制下随着存储器尺寸的缩放而增加。注意，SG与边缘字线之间的空间可以包括绝缘体(例如氧化硅)。作为一种替选，可以使用空气隔离。然而，即使在使用空气隔离时，在SG与边缘WL上也可以存在氧化硅层。如果电场太大，则可能对氧化层造成损害。此外，在S⑶与WL7之间的间隙两端或在SGS与WLO之间的间隙两端可能存在电弧。
[0067]由于虚设WL可以被正偏压，因此在擦除操作期间可以通过使用虚设WL来降低SG与边缘WL之间的电场。由于还降低了在虚存储器单元隧道氧化层上的FN穿隧场，因此在虚设WL上的正偏压可能导致较弱的擦除。然而，因为在用户操作期间通常保持擦除虚设WL，因此较弱的擦除是可以接受的。
[0068]即使使用虚设WL方案，选择栅极SG与边缘WL之间的电场抑制也可能受限。在20V Verase电压的情况下，SG与边缘WL之间的电场随着SG与边缘WL之间的空间空间缩放得更小而显著地增加。对于一些氧化层，8MeV/cm至10MeV/cm的电场或更高的电场对于确保足够的氧层物可靠性而言是不安全的，这将导致时间相关介电质击穿(TDDB)或在最坏情况下的即时击穿。该缩放的结果是使氧化层的特性应尽可能接近理论上完美。
[0069]图10示出了选择线SG与边缘WL之间的理论电场可以怎样取决于选择线SG与边缘WL之间的空间。擦除电压可以约为20V。该擦除电压被施加至ρ阱332，并且被假定为与选择线SG耦合，以使得SG处于ρ阱电压。
[0070]在图10中的每个曲线是针对不同的边缘字线偏压。随着NAND闪存按比例缩小尺寸，选择线SG与边缘WL空间之间的电场可以急剧地增加。通常，高于8MeV/cm至10MeV/cm的电场可以认为是对于确保连续使用而言不安全范围。在图10中的曲线表明:如果SG与WL之间的空间足够大，则电场可以足以低至防止问题发生(甚至在具有相对高的20V擦除电压的情况下)。然而，如果空间太小，则曲线可能进入氧化层击穿区。注意，对于施加至边缘WL的更高偏压的曲线，曲线在更小的间隙大小处进入氧化层击穿区。还要注意，氧化层击穿可以在所描绘的约8MeV/cm电平之上或之下处开始。
[0071]在一种实施方式中，施加至边缘字线的电压随着更大的擦除电压而增加。这可以使选择线SG与边缘字线之间的电场的幅值保持在防止或减少损害氧化层(包括选择线SG与边缘WL之间的氧化物)的水平。图11描绘了根据Verase偏压的选择线(SG)与边缘WL之间的理论电场。曲线中的每个曲线表示施加至边缘WL的不同电压。曲线均针对SG与边缘WL之间的相同间隙。在一种实施方式中，通过与Verase (Vp阱)成比例地增加边缘WL偏压而使选择线SG与边缘WL之间的电场以及与边缘WL关联的存储器单元的隧道氧化层两端的FN穿隧电场保持恒定(或接近恒定)。
[0072]图11示出了如果边缘WL偏压与Verase —起增加(例如，从OV斜线上升至12V)，则从对应的约7V的Verase到20V的Verase可以维持足够低的约5.5MeV/cm的恒定电场。因此，SG与边缘WL之间的电场应足以低至不引起击穿。注意，5.5Mev/cm的目标电场只是一个示例。目标可以是更高或更低。并且，不要求施加至边缘WL的电压维持该目标电场。
[0073]图12是在现有擦除处理期间施加的电压以及在选择线SG与边缘WL之间产生的电场的图。擦除电压(V_eraSe)的序列随着序列进行在幅值上增加。还描绘了施加至最接近SG的两个字线的电压。第一边缘字线可以是虚设字线，第二边缘字线可以是数据字线。在该现有示例中，向第一边缘字线与第二边缘字线施加相对低的电压。并且，通常，施加至这两个字线的电压可以是与擦除电压无关的常量。
[0074]注意，SG与第一边缘字线之间的电场随着擦除电压在幅值上的增加而在幅值上增加。如上所述，如果电场变得太大，则会存在例如损害氧化层的问题。
[0075]图13是擦除处理的一种实施方式期间施加的电压以及在选择线SG与边缘WL之间产生的电场的图。擦除电压(V_eraSe)的序列随着序列进行在幅值上增加。还描绘了施加至最接近选择线SG的两个字线的电压。选择线可以是SGS或SGD。这两个字线在该上下文下将被称为“第一边缘字线”与“第二边缘字线”。第一边缘字线可以是虚设字线，第二边缘字线可以是数据字线。然而，边缘字线二者可以都是数据字线。此外，靠近选择线(SG)可以具有两个或更多个虚设字线。
[0076]在该实施方式中，施加至第一边缘字线的电压随着擦除电压在幅值上的增加而在幅值上增加。注意，选择线SG与第一边缘字线之间的电场随着擦除电压在幅值上的增加而在幅值上近似恒定。然而，不要求电场保持完全恒定。在一种实施方式中，施加至第一边缘字线的电压在幅值上的增加更缓慢地增加，以使得电场某种程度上随着擦除电压在幅值上的增加而增加。
[0077]在该实施方式中，向第二边缘字线施加相对低的电压。该电压可以是约0V，但是可以是更高或更低。该低电压帮助擦除与第二边缘字线关联的存储器单元。该电压可以随着擦除电压在幅值上增加而是恒定的，但是不要求该电压是恒定的。在一种实施方式中，在第二边缘字线上的电压随着擦除电压幅值的增加而增加。在一种实施方式中，在第二边缘字线上的电压随着擦除电压在幅值上增加而减小。
[0078]图14是擦除非易失性存储器的处理1400的一种实施方式的流程图。在一种实施方式中，施加的电压与在图13中描述的那些电压类似。然而，处理1400不限于在图13中描述的那些电压。还可以使用例如在下面要讨论的图16至图18中描绘的电压。还可以施加其他电压。
[0079]在步骤1402中，将擦除电压的序列施加至一组非易失性存储元件。擦除电压随着序列进行在幅值上增加。该组非易失性元件与字线和选择线关联。在一种实施方式中，该组非易失性存储元件是许多NAND串中的一部分NAND串。字线包括与选择线相邻的第一边缘字线。第一边缘字线可以是虚设字线，但是不要求其是虚设字线。
[0080]在步骤1404中，当施加序列中的擦除电压中的每个擦除电压时浮置选择线。参照图5，可以浮置SGD与SGS中的一个或者二者都浮置。
[0081]在步骤1460中，当施加序列中的擦除电压中的每个擦除电压时，向第一边缘字线施加电压。对擦除电压序列的至少一部分而言，施加至第一边缘字线的电压相对于施加至第一边缘字线的先前电压在幅值上增加。参照图5，电压可以施加至WL_dl与WL_dO中的一个，或者可以施加至WL_dl与WL_dO两者。在一种实施方式中，如果在步骤1404中浮置S⑶，则将电压施加至WL_dl。在一种实施方式中，如果在步骤1404中浮置SGS，则将电压施加至WL_dO。
[0082]图15是描述用于擦除存储器单元与对存储器单元已经被擦除进行验证的处理1500的流程图。在一种实施方式中，将处理1500应用于布置成NAND串的存储器单元的区块。在每个循