专利名称：制作互补型金属氧化物半导体器件结构的方法
技术领域：
本发明涉及半导体制造工艺，特别涉及一种制作互补型金属氧化物半导体器件结构的方法。
背景技术：
随着半导体制造技术的不断发展，作为衡量半导体制造技术工艺水平的栅极的线宽也越来越小。目前，栅极的线宽已经能够做到65nm甚至更小。小的栅极线宽可以减少形成的半导体器件的驱动电压，进而减少功耗。此外，小的栅极线宽也可以使形成的半导体器件尺寸减小，提高集成度，增加单位面积上半导体器件的数量，降低成本。由此如何制备出更小线宽的栅极结构成为当前研究热点。图IA至图IJ为现有技术中制备CMOS (互补型金属氧化物半导体)器件结构剖面示意图。如图IA所示，首先，提供第一前端器件结构，该第一前端器件结构包括衬底100和栅极绝缘层103。其中，衬底100包含P阱101和N阱102，该P阱101和N阱102通过浅沟槽隔离(STI)结构分开。栅极绝缘层103通过化学气相沉积形成于所述衬底100的上表面。所述衬底100分为第一区域IOlA和第二区域102A，其中图IA所示的第一区域IOlA包括所述P阱101和部分的浅沟槽隔离结构，第二区域102A包括N阱102和另一部分的浅沟槽隔离结构。参照图IB所示，在上述栅极绝缘层103的上表面形成一层N型覆盖层，该N型覆盖层相应地覆盖了第一区域IOlA和第二区域102A，为方便描述，命名相应于第一区域IOlA 上方的N型覆盖层为第一 N型覆盖层104A，相应于第二区域102A上方的N型覆盖层为第二 N型覆盖层104B。接着，如图IC所示，在第一 N型覆盖层104A的上方形成第一掩膜110，该第一掩膜110覆盖于第一 N型覆盖层104A的上表面，暴露出第二 N型覆盖层104B。接着，如图ID所示，利用第一掩膜110为掩膜刻蚀掉第二 N型覆盖层104B。然后， 如图IE所示，去除相应于第一区域IOlA的第一掩膜110。接下来，如图IF所示，在上述图IE所示的结构上方沉积一层P型覆盖层，即相应于第一区域IOlA上方的P型覆盖层为第一 P型覆盖层105A，相应于第二区域102A上方的 P型覆盖层为第二 P型覆盖层105B。然后，如图IG所示，在第二 P型覆盖层105B的上方形成第二掩膜111，该第二掩膜111覆盖于第二 P型覆盖层105B的上表面，暴露出第一 P型覆盖层105A。利用第二掩膜111为掩膜刻蚀掉第一 P型覆盖层105A，接着，去除第二 P型覆盖层105B的上表面的第二掩膜111。如图IH所示，得到CMOS器件结构所需要的第二前端器件结构。与上述第一前端器件结构比较，该第二前端器件结构包含第一前端器件结构、相应于第一区域IOlA上方的第一 N型覆盖层104A和相应于第二区域102A上方的第二 P型覆盖层105B。接着，如图II所示，在第二前端器件结构的上方依次沉积金属层106、多晶硅层107和硬掩膜层108。通过现有工艺对相应于第一区域IOlA上方的栅极绝缘层103、第一 N型覆盖层104A、金属层106、多晶硅层107和硬掩膜层108进行刻蚀形成CMOS器件结
4构所需要的第一栅极结构112，以及对相应于第二区域102A上方的栅极绝缘层103、第二 P 型覆盖层105B、金属层106、多晶硅层107和硬掩膜层108进行刻蚀形成CMOS器件结构所需要的第二栅极结构113，如图IJ所示。所述第一栅极结构112、第二栅极结构113和衬底 100组成所述CMOS器件结构。在上述制备第二前端器件结构的工艺中，如何使上述第一 N型覆盖层104A和第二 P型覆盖层105B不受破坏成为制备第二前端器件结构的关键。实际的制备过程中，第一 N型覆盖层和第二 P型覆盖层的沉积厚度通常只有几个埃(小于十个埃)，在获取上述的CMOS 器件结构时，常常导致第一 N型覆盖层104A和第二 P型覆盖层105B的厚度不符合工艺要求。其原因是，当在衬底上方先沉积N型覆盖层，后沉积P型覆盖层时，在去除相应于第一区域的第一 P型覆盖层105A时，会损耗该第一 P型覆盖层105A下方的第一 N型覆盖层的厚度(如图IG和图IH所示)，进而得不到满足实际工艺需求的CMOS器件结构。反过来，当在衬底上方先沉积P型覆盖层，后沉积N型覆盖层时，可能会损耗第二 P型覆盖层105B的厚度，由此无法获得符合要求的CMOS器件结构。进一步地，利用上述方法制备成的CMOS器件结构的漏电流增大，阈值电压下降。因此，如何避免在制备上述的CMOS器件结构时，该CMOS器件结构的第一栅极结构所需要的第一 N型覆盖层和第二栅极结构所需要的第二 P型覆盖层不被损耗成为当前需要解决的技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式
部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了有效解决上述问题，本发明提出了一种制作互补型金属氧化物半导体器件结构的方法，包括下列步骤提供第一前端器件结构，该第一前端器件结构包括衬底和该衬底上表面的栅极绝缘层，所述衬底划分为第一区域和第二区域，所述第一区域包含P阱，所述第二区域包含N 阱；在所述栅极绝缘层的上表面形成N型覆盖层；在该N型覆盖层上形成金属阻挡层，该金属阻挡层包括相应于所述第一区域的第一金属阻挡层和相应于所述第二区域的第二金属阻挡层；采用第一掩膜遮蔽第一金属阻挡层，并去除所述第二金属阻挡层和相应于所述第二区域的N型覆盖层；去除所述第一掩膜；在相应于所述第一区域和所述第二区域的上方形成P型覆盖层；采用第二掩膜遮蔽相应于所述第二区域的P型覆盖层，并去除相应于所述第一区域的P型覆盖层；去除所述第二掩膜，得到第二前端器件结构，以及依次在所述第二前端器件结构的上方沉积金属层、多晶硅层和硬掩膜层，并刻蚀相应于所述第一区域的硬掩膜层、多晶硅层、金属层、第一金属阻挡层、N型覆盖层和栅极绝缘层，得到第一栅极结构，刻蚀相应于所述第二区域的硬掩膜层、多晶硅层、金属层、P型覆盖层和栅极绝缘层，得到第二栅极结构，所述衬底、所述第一栅极结构和所述第二栅极结构组成所述互补型金属氧化物半导体器件结构。 进一步地，所述N型覆盖层、所述P型覆盖层和所述金属阻挡层的形成方式选自高密度等离子体化学气相沉积、常压化学气相沉积和低压化学气相沉积中的一种。进一步地，所述N型覆盖层为高K材料，所述P型覆盖层为不同于该N型覆盖层的高K材料。进一步地，所述N型覆盖层的材料为Lii2O3。进一步地，所述P型覆盖层的材料为A1203。进一步地，所述N型覆盖层的厚度为5埃至10埃，所述P型覆盖层的厚度为5埃至10埃。进一步地，所述去除所述第二金属阻挡层和相应于所述第二区域的N型覆盖层为采用湿法刻蚀去除所述第二金属阻挡层和相应于所述第二区域的N型覆盖层。进一步地，所述湿法刻蚀采用的溶液为由HCL与水混合而形成的溶液，所述HCL与水的重量比在1 18至1 M之间，所述溶液的温度在20摄氏度至50摄氏度之间。进一步地，所述去除相应于所述第一区域的P型覆盖层为采用湿法刻蚀去除相应于所述第一区域的P型覆盖层。进一步地，所述湿法刻蚀采用的溶液为由H2A和NH4OH混合而成的溶液，所述溶液中，NH4OH和H2O2的重量比在1 0. M至1 2. 4之间。进一步地，所述金属阻挡层的厚度为5埃至10埃。
进一步地，所述金属阻挡层和所述金属层的材料相同。进一步地，所述去除相应于所述第一区域的P型覆盖层包括，去除相应于所述第一区域的P型覆盖层和至少部分地去除所述第一金属阻挡层。根据本发明的另一方面，本发明还提出一种制作互补型金属氧化物半导体器件结构的方法，所述方法包括下列步骤提供第一前端器件结构，该第一前端器件结构包括衬底和该衬底上表面的栅极绝缘层，所述衬底划分为第一区域和第二区域，所述第一区域包含P阱，所述第二区域包含N 阱；在所述栅极绝缘层的上表面形成P型覆盖层；在该P型覆盖层上形成金属阻挡层，该金属阻挡层包括相应于所述第一区域的第一金属阻挡层和相应于所述第二区域的第二金属阻挡层；采用第一掩膜遮蔽所述第二金属阻挡层，并去除所述第一金属阻挡层和相应于所述第一区域的P型覆盖层；去除所述第一掩膜；在相应于所述第一区域和所述第二区域的上方形成N型覆盖层；采用第二掩膜遮蔽相应于所述第一区域的N型覆盖层，并去除相应于所述第二区域的N型覆盖层；去除所述第二掩膜，得到第二前端器件结构，以及依次在所述第二前端器件结构的上方沉积金属层、多晶硅层和硬掩膜层，并刻蚀相应于所述第一区域的硬掩膜层、多晶硅层、金属层、N型覆盖层和栅极绝缘层，得到第一栅极结构，刻蚀相应于所述第二区域的硬掩膜层、多晶硅层、金属层、第二金属阻挡层、P型覆盖层和栅极绝缘层，得到第二栅极结构，所述衬底、所述第一栅极结构和所述第二栅极结构组成所述互补型金属氧化物半导体器件结构。根据本发明，制备的CMOS器件结构中，在衬底上方先沉积N型覆盖层(包含第一 N型覆盖层和第二 N型覆盖层)，后沉积P型覆盖层(包含第一 P型覆盖层和第二 P型覆盖层)时，在N型覆盖层的上表面先沉积较薄的金属阻挡层，用于在刻蚀第一 N型覆盖层上方的第一 P型覆盖层时保护其下方的第一 N型覆盖层不受损耗。反过来，在衬底上方先沉积 P型覆盖层(包含第一 P型覆盖层和第二 P型覆盖层)，后沉积N型覆盖层(包含第一 N型覆盖层和第二 N型覆盖层)时，在P型覆盖层的上表面先沉积较薄的金属阻挡层，用于在刻蚀第二 P型覆盖层上方的第二 N型覆盖层时保护其下方的第二 P型覆盖层不受损耗。优选地，本发明中选择材料相同的金属阻挡层和金属层，可以进一步保证CMOS器件结构不会引入其它的杂质，进而能够提高制备的CMOS器件结构的良品率。
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，图IA到图IJ是现有技术中制备CMOS器件结构的剖面示意图；图2A到图观是根据本发明的实施例制备CMOS器件结构的剖面示意图；图3是根据本发明的实施例的方法制备的CMOS器件结构的工艺流程图。
具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何改进制作CMOS器件结构的工艺来解决现有技术中的问题。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。参照图2A至图2K，图2A至图I示出根据本发明的实施例的方法制备CMOS器件结构的剖面示意图。参照图2A所示，首先，提供第一前端器件结构(图中未标出)，该第一前端器件结构包括衬底200和位于衬底200上表面的栅极绝缘层203，所述衬底200包含P阱201和N 阱202，该P阱201和N阱202通过浅沟槽隔离(STI)结构分开。为方便描述，本发明中的衬底200划分为第一区域201A和第二区域202A，图2A中显示的第一区域201A包括P阱 201和部分的STI结构，第二区域202A包括N阱202和另一部分的STI结构。其中，栅极绝缘层203的材料可以是HfO2或其它绝缘性的材料，该栅极绝缘层203可以通过化学气相沉积形成或等离子体气相沉积形成，以及该栅极绝缘层203的厚度可以在5埃至20埃之间。在本实施例中，优选使用等离子体气相沉积来制备HfO2层，该HfO2层的厚度可以为10埃。在第一前端器件结构的栅极绝缘层203的上表面形成N型覆盖层，该N型覆盖层 204相应地覆盖了第一区域201A和第二区域202A，其中，命名相应于第一区域201A上方的 N型覆盖层为第一 N型覆盖层204A，相应于第二区域202A上方的N型覆盖层为第二 N型覆盖层204B。其中，该N型覆盖层的材料可以是高K材料(K为介电常数)，或其它易导电的金属氧化物材料，该N型覆盖层的形成可以通过常压化学气相沉积或低压化学气相沉积进行实施，或通过等离子体气相沉积进行实施，另外，该N型覆盖层的厚度范围为5埃至10 埃。本实施例中的N型覆盖层优选使用La2O3材料，其通过高密度等离子体化学气相沉积 (HDP-CVD)的方式来实施，厚度为7埃。接着，如图2B所示，在所述N型覆盖层的上表面沉积金属阻挡层，该金属阻挡层可以通过化学气相沉积或等离子体气相沉积来实施，其中金属阻挡层优选使用铝或铝合金材料，该金属阻挡层的厚度在5埃至10埃之间。在本实施例中金属阻挡层的材料优选使用铝， 厚度为6埃。其中位于第一 N型覆盖层204A上表面的金属阻挡层为第一金属阻挡层206A， 位于第二 N型覆盖层204B上表面的金属阻挡层为第二金属阻挡层206B。其次，如图2C所示，在第一金属阻挡层206A的上方形成第一掩膜210，第一掩膜 210可以是光刻胶，该第一掩膜210覆盖于第一金属阻挡层206A的上表面，暴露出第二金属阻挡层206B和其下方的第二 N型覆盖层204B。如图2D所示，利用第一掩膜210为掩膜刻蚀掉第二金属阻挡层206B和其下方的第二 N型覆盖层204B ；优选采用盐酸溶液去除第二金属阻挡层206B和其下方的第二 N型覆盖层204B，进一步地盐酸溶液的温度可以在20摄氏度至50摄氏度之间。所述盐酸溶液由HCL气体与水混合而形成的溶液，所述HCL气体与水的重量比在1 18至1 M之间， 本实施例中的盐酸溶液可由36wt%的浓盐酸与水混合而形成的溶液，所述36wt%的浓盐酸与水的重量比在1 1000至1 3000之间的盐酸。然后，如图2E所示，去除第一金属阻挡层206A上表面的第一掩膜210，本实施例中采用灰化方法去除所述第一掩膜210。接下来，如图2F所示，在图2E所示的结构上方形成一层P型覆盖层，即在第一金属阻挡层206A上表面和相应于第二区域的栅极绝缘层203的上表面形成P型覆盖层；该P 型覆盖层的材料可以是与N型覆盖层204不同的高K材料，或其它易导电的金属材料或金属氧化物材料。所述P型覆盖层的形成可以通过常压化学气相沉积或低压化学气相沉积进行实施，或通过等离子体气相沉积(HDP-CVD)进行实施，其沉积厚度为5埃至10埃。在本实施例中优选使用HDP-CVD的方式沉积P型覆盖层，其材料优选为AL2O3，厚度为5埃。命名相应于第一区域201A上方的P型覆盖层为第一 P型覆盖层205A，相应于第二区域202A 上方的P型覆盖层为第二 P型覆盖层205B。需要说明的是，在本发明中，N型覆盖层204和 P型覆盖层205的沉积厚度是由沉积设备的目标参数决定的，在沉积的过程中差异不大，该差异不影响本发明最后获取的半导体器件结构的整体性能，由此在本发明中不予考虑。接着，如图2G所示，在第二 P型覆盖层205B的上方形成第二掩膜211，第二掩膜 211可以是光刻胶，该第二掩膜211覆盖了第二 P型覆盖层205B的上表面，暴露出第一 P型覆盖层205A。如图2H所示，利用第二掩膜211为掩膜刻蚀掉第一 P型覆盖层205A，接着，采用灰化方法去除所述第二掩膜211，得到如图21所示的CMOS器件结构的第二前端器件结构，该第二前端器件结构包含第一前端器件结构、相应于第一区域201A上方的第一 N型覆盖层 204A和第一金属阻挡层206A，以及相应于第二区域202A上方的第二 P型覆盖层205B。当然，依据实际的工艺设备，可以完全去除相应于所述第一区域的第一 P型覆盖层205A，同时至少部分地去除第一金属阻挡层206A。或者可以完全去除相应于所述第一区域的第一P型覆盖层205A和第一金属阻挡层206A(图未示出)。在本发明中，由于上述在N型覆盖层上方沉积的金属阻挡层的厚度较薄，且在刻蚀过程中可以被部分去除或是被全部去除，进而对后续制备的第一栅极结构和第二栅极结构的高度差异影响不大，另外，也不会对最后制备的半导体器件结构的性能产生影响。优选地，本实施例中去除第一 P型覆盖层205A的溶液优选使用H2O2和 NH4OH(Ammonia)混合而成的溶液，所述溶液中，NH4OH和H2O2的重量比在1 0. M至1 2.4 之间。实际工艺中还可以使用由H2A和的NH4OH水溶液混合而成的溶液，所述溶液中，29wt% NH4OH水溶液和H2O2的重量比在1 10至1 100之间。紧接着，如图2J所示，在第二前端器件结构上方沉积金属层206’，以及在该金属层206’的上表面上形成多晶硅层207和硬掩膜层208，优选地，该处金属层206’的材料、厚度与第一金属阻挡层206A、第二金属阻挡层206B的材料、厚度可以完全相同，其厚度和材料可以依据实际的工艺需求进行变化。最后，如图I所示，依次对相应于第一区域201A上方的硬掩膜层208、多晶硅层 207、金属层206，、第一金属阻挡层206A、第一 N型覆盖层204A、以及栅极绝缘层203进行刻蚀，获得CMOS器件结构所需要的第一栅极结构212 ；以及对相应于第二区域202A上方的硬掩膜层208、多晶硅层207、金属层206，、第二 P型覆盖层205B、以及栅极绝缘层203进行刻蚀，获得CMOS器件结构所需要的第二栅极结构213。所述第一栅极结构212、第二栅极结构213和衬底组成CMOS器件结构。另外，上述的多晶硅层207还可以采用非晶硅替换，优选的非晶硅可以为a-Si。优选地，在本发明中，制备上述第二前端器件结构的顺序还可以是，首先在第一前端器件结构的栅极绝缘层的上表面形成P型覆盖层(包含第一 P型覆盖层和第二 P型覆盖层)以及金属阻挡层(包含第一金属阻挡层和第二金属阻挡层)，采用第一掩膜遮蔽所述第二金属阻挡层，其次，去除所述第一金属阻挡层和其下方的第一 P型覆盖层，接着去除第一掩膜，并在上述整体结构的上方(即相应于所述第一区域和所述第二区域的上方)形成N 型覆盖层(包含第一 N型覆盖层和第二 N型覆盖层)，然后采用第二掩膜遮蔽第一 N型覆盖层，并去除第二 N型覆盖层。最后依次沉积金属层、多晶硅层和硬掩膜层在所述第二前端器件结构的上方，以及刻蚀相应于所述第一区域的硬掩膜层、多晶硅层、金属层、第一 N型覆盖层和栅极绝缘层，得到第一栅极结构，刻蚀相应于所述第二区域的硬掩膜层、多晶硅层、 金属层、第二金属阻挡层、第二 P型覆盖层和栅极绝缘层，得到第二栅极结构，所述衬底、所述第一栅极结构和所述第二栅极结构组成所述互补型金属氧化物半导体器件结构。需要说明的是，在上述金属阻挡层(第一金属阻挡层206A、第二金属阻挡层206B) 和金属层206’的材料还可以选择为钨、钛或其他合适的金属或其合金。在现有技术中CMOS器件结构的第一栅极结构所需要的N型覆盖层和第二栅极结构所需要的P型覆盖层常被损耗，进而导致最后获取的CMOS器件结构不符合实际的工艺需求。
在本发明中，在衬底上方先沉积N型覆盖层，后沉积P型覆盖层时，在CMOS器件结构的第一栅极结构所需要的N型覆盖层上方预先沉积金属阻挡层作为刻蚀阻挡层。或者在衬底上方先沉积P型覆盖层，后沉积N型覆盖层时，在CMOS器件结构的第二栅极结构所需要的P型覆盖层上方预先沉积金属阻挡层作为刻蚀阻挡层，上述两种沉积方式主要是防止该金属阻挡层下面的第一栅极结构需要的N型覆盖层(如图2G所示的第一 N型覆盖层 204A)或第二栅极结构需要的P型覆盖层被损耗。优选地，本实施例中的第一金属阻挡层、 第二金属阻挡层和金属层采用相同的材料，这样不会引入其它杂质。通过本实施例制备的包含有第一栅极结构212和第二栅极结构213的CMOS器件结构更小，即该CMOS器件结构的线宽小，相应地该栅极结构的漏电流降低。也就是说，该CMOS器件结构的电学参数(如饱和电流、栅极电压等)优于现有技术制备的CMOS器件结构的电学参数。由此可见，采用本发明的方法可以起到提高CMOS器件结构的电学性能。图3是根据本发明方法制备的半导体器件结构的工艺流程图，其包括步骤301 提供第一前端器件结构，该第一前端器件结构包括衬底和该衬底上表面的栅极绝缘层，为方便描述，在本发明中将所述衬底划分为第一区域和第二区域，所述第一区域包含P阱，所述第二区域包含N阱；步骤302 在所述栅极绝缘层的上表面形成N型覆盖层(相应于第一区域的N型覆盖层为第一 N型覆盖层，相应于第二区域的N型覆盖层为第二 N型覆盖层)；步骤303 在该N型覆盖层的上表面形成金属阻挡层，该金属阻挡层包括相应于所述第一区域的第一金属阻挡层和相应于所述第二区域的第二金属阻挡层；步骤304 采用第一掩膜遮蔽第一金属阻挡层，并去除第二金属阻挡层和相应于所述第二区域的N型覆盖层(即去除第二金属阻挡层和第二 N型覆盖层)，然后去除第一掩膜；步骤305 在相应于所述第一区域和第二区域的上方形成P型覆盖层；步骤306 采用第二掩膜遮蔽相应于第二区域的P型覆盖层(相应于第一区域的P 型覆盖层为第一 P型覆盖层，相应于第二区域的P型覆盖层为第二 P型覆盖层)，并去除相应于所述第一区域上方的P型覆盖层(即去除第一 P型覆盖层)，然后去除第二掩膜，得到第二前端器件结构，以及步骤307 依次在所述第二前端器件结构的上方沉积金属层、多晶硅层和硬掩膜层，并刻蚀相应于所述第一区域的硬掩膜层、多晶硅层、金属层、第一金属阻挡层、N型覆盖层和栅极绝缘层，得到CMOS器件结构的第一栅极结构，刻蚀相应于所述第二区域的硬掩膜层、多晶硅层、金属层、P型覆盖层和栅极绝缘层，得到CMOS器件结构的第二栅极结构，所述衬底、第一栅极结构和第二栅极结构组成所述互补型金属氧化物半导体器件结构(CMOS器件结构)。根据如上所述的实施例制造的CMOS器件结构可应用于多种集成电路(IC)中。 根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步 DRAM (SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式 DRAM)、射频器件或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。需要指出的是，剖视图中的各个结构仅以示意性形式表现出来，并不代表各结构之间的比例关系。本发明所描述的某一区域或某一层结构的“上”、“上方”、“上表面”，意味着相应于这一区域或这一层结构的正上方，而不包括其它区域或层结构的上方的部分。本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
权利要求
1.一种制作互补型金属氧化物半导体器件结构的方法，其特征在于，所述方法包括下列步骤提供第一前端器件结构，该第一前端器件结构包括衬底和该衬底上表面的栅极绝缘层，所述衬底划分为第一区域和第二区域，所述第一区域包含P阱，所述第二区域包含N 阱；在所述栅极绝缘层的上表面形成N型覆盖层；在该N型覆盖层上形成金属阻挡层，该金属阻挡层包括相应于所述第一区域的第一金属阻挡层和相应于所述第二区域的第二金属阻挡层；采用第一掩膜遮蔽所述第一金属阻挡层，并去除所述第二金属阻挡层和相应于所述第二区域的N型覆盖层；去除所述第一掩膜；在相应于所述第一区域和所述第二区域的上方形成P型覆盖层；采用第二掩膜遮蔽相应于所述第二区域的P型覆盖层，并去除相应于所述第一区域的 P型覆盖层；去除所述第二掩膜，得到第二前端器件结构，以及依次在所述第二前端器件结构的上方沉积金属层、多晶硅层和硬掩膜层，并刻蚀相应于所述第一区域的硬掩膜层、多晶硅层、金属层、第一金属阻挡层、N型覆盖层和栅极绝缘层，得到第一栅极结构，刻蚀相应于所述第二区域的硬掩膜层、多晶硅层、金属层、P型覆盖层和栅极绝缘层，得到第二栅极结构，所述衬底、所述第一栅极结构和所述第二栅极结构组成所述互补型金属氧化物半导体器件结构。
2.如权利要求1所述的方法，其特征在于，所述N型覆盖层、所述P型覆盖层和所述金属阻挡层的形成方式选自高密度等离子体化学气相沉积、常压化学气相沉积或低压化学气相沉积中的一种。
3.如权利要求1所述的方法，其特征在于，所述N型覆盖层为高K材料，所述P型覆盖层为不同于该N型覆盖层的高K材料。
4.如权利要求1所述的方法，其特征在于，所述N型覆盖层的材料为Lii203。
5.如权利要求1所述的方法，其特征在于，所述P型覆盖层的材料为Al2O315
6.如权利要求1至5中任一所述的方法，其特征在于，所述N型覆盖层的厚度为5埃至 10埃，所述P型覆盖层的厚度为5埃至10埃。
7.如权利要求1所述的方法，其特征在于，所述去除所述第二金属阻挡层和相应于所述第二区域的N型覆盖层为采用湿法刻蚀去除所述第二金属阻挡层和相应于所述第二区域的N型覆盖层。
8.如权利要求7所述的方法，其特征在于，所述湿法刻蚀采用的溶液为由HCL与水混合而形成的溶液，所述HCL与水的重量比在1 18至1 M之间。
9.如权利要求8所述的方法，其特征在于，所述溶液的温度在20摄氏度至50摄氏度之间。
10.如权利要求1所述的方法，其特征在于，所述去除相应于所述第一区域的P型覆盖层为采用湿法刻蚀去除相应于所述第一区域的P型覆盖层。
11.如权利要求10所述的方法，其特征在于，所述湿法刻蚀采用的溶液为由H2O2和NH4OH混合而成的溶液，所述溶液中，NH4OH和H2A的重量比在1 0. M至1 2. 4之间。
12.如权利要求1所述的方法，其特征在于，所述金属阻挡层的厚度为5埃至10埃。
13.如权利要求1所述的方法，其特征在于，所述金属阻挡层和所述金属层的材料相同。
14.如权利要求1所述的方法，其特征在于，所述去除相应于所述第一区域的P型覆盖层包括，去除相应于所述第一区域的P型覆盖层和至少部分地去除所述第一金属阻挡层。
15.一种包含通过如权利要求1所述的方法制造的互补型金属氧化物半导体器件结构的集成电路，其中所述集成电路选自随机存取存储器、动态随机存取存储器、同步随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式DRAM 和射频电路。
16.一种包含通过如权利要求1所述的方法制造的互补型金属氧化物半导体器件结构的电子设备，其中所述电子设备选自个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机和数码相机。
17.一种制作互补型金属氧化物半导体器件结构的方法，其特征在于，所述方法包括下列步骤提供第一前端器件结构，该第一前端器件结构包括衬底和该衬底上表面的栅极绝缘层，所述衬底划分为第一区域和第二区域，所述第一区域包含P阱，所述第二区域包含N 阱；在所述栅极绝缘层的上表面形成P型覆盖层；在该P型覆盖层上形成金属阻挡层，该金属阻挡层包括相应于所述第一区域的第一金属阻挡层和相应于所述第二区域的第二金属阻挡层；采用第一掩膜遮蔽所述第二金属阻挡层，并去除所述第一金属阻挡层和相应于所述第一区域的P型覆盖层；去除所述第一掩膜；在相应于所述第一区域和所述第二区域的上方形成N型覆盖层；采用第二掩膜遮蔽相应于所述第一区域的N型覆盖层，并去除相应于所述第二区域的 N型覆盖层；去除所述第二掩膜，得到第二前端器件结构，以及依次在所述第二前端器件结构的上方沉积金属层、多晶硅层和硬掩膜层，并刻蚀相应于所述第一区域的硬掩膜层、多晶硅层、金属层、N型覆盖层和栅极绝缘层，得到第一栅极结构，刻蚀相应于所述第二区域的硬掩膜层、多晶硅层、金属层、第二金属阻挡层、P型覆盖层和栅极绝缘层，得到第二栅极结构，所述衬底、所述第一栅极结构和所述第二栅极结构组成所述互补型金属氧化物半导体器件结构。
全文摘要
本发明公开了一种制作互补型金属氧化物半导体(CMOS)器件结构的方法，该方法包括提供一包括衬底和栅极绝缘层的第一前端器件结构，所述衬底划分为包含P阱的第一区域和包含N阱的第二区域，在所述栅极绝缘层的上表面依次形成N型覆盖层和金属阻挡层；进而去除相应于所述第二区域的金属阻挡层和N型覆盖层；在相应于所述第一区域和所述第二区域的上方形成P型覆盖层；以及采用掩膜遮蔽的方式去除相应于所述第一区域的P型覆盖层；获得第二前端器件结构，以及利用该第二前端器件结构上进一步的制备具有第一栅极结构和第二栅极结构的CMOS器件结构，采用本发明的方法制备的CMOS器件结构较好地符合了实际的工艺要求，提高了良品率。
文档编号H01L21/28GK102299111SQ201010218018
公开日2011年12月28日 申请日期2010年6月23日 优先权日2010年6月23日
发明者张力群, 赵林林 申请人:中芯国际集成电路制造(上海)有限公司