专利名称：堆叠式半导体芯片封装结构及工艺的制作方法
技术领域：
本发明涉及一种半导体封装技术，特别涉及一种堆叠式半导体芯片封装结构及工艺。
背景技术：
由于人们对于电子产品小型化、轻型化的需求日益迫切，三维封装顺应了这种潮流，三维电子封装技术在最近取得了突飞猛进的发展。封装层叠(package on package)技术是一种成本低廉的三维封装解决方案，它可以将逻辑芯片及存储芯片整合到一个封装体中，并且根据需要可以灵活的控制存储器容量，因此，目前在手机等电子产品中得到了广泛的应用。传统的PoP封装采用的封装基板较薄，在工艺流程中，基板受热膨胀产生翘曲，造成了底层和顶层封装体之间互连困难，容易在结合焊球中产生疲劳，裂纹等，导致产品的可靠性降低。
发明内容
本发明的目的是针对已有技术中存在的缺陷，提供一种堆叠式半导体芯片封装结构及工艺。本发明包括顶层封装、底层封装、顶层封装和底层封装之间的焊球阵列、顶层封装和底层封装之间的密封剂，其特征在于所述底层封装基板上设有一个倒梯形凹槽，底层封装基板的上表面为第一表面，底层封装基板的下表面为第二表面，底层封装基板凹槽内的表面为第三表面，底层封装的半导体芯片设置于凹槽中，第一、第二、第三表面上均设有焊盘，底层半导体芯片通过键合引线与第三表面上的焊盘相连，顶层封装由一个或数个半导体芯片层叠封装在顶层封装基板的上表面之上，顶层封装基板的上表面及下表面均设有焊盘，顶层封装内的半导体芯片通过键合引线与顶层封装基板上表面的焊盘相连，顶层封装部分经密封剂密封，顶层封装和底层封装之间通过焊盘与焊球阵列连接，顶层封装基板和底层封装基板之间填充密封剂，参见图2。本发明在底层封装基板上设置有凹槽，底层封装芯片固定在凹槽底部，因此不会造成封装体整体厚度增大。因此本封装结构具有厚度薄，可靠性高的优点，如图1所示。底层封装采用的封装基板较常规的封装基板厚度大一些，因此基板的刚度会更大，不易产生翘曲。图1为传统的PoP封装横截面示意图，对比图1可以发现，二者的根本差别在于本发明专利在底层封装的基板上设置有凹槽。传统的PoP封装底层基板更薄，但是底层封装芯片直接粘合在底层封装基板的上表面上，这造成传统P0P封装底层封装的整体厚度t2并不比本实施例提供的底层封装的厚度tl薄。并且由于传统封装底层封装基板薄，在封装工艺流程中更容易产生翘曲，造成顶部封装体和底部封装体之间结合困难，这势必会在焊球中产生疲劳失效、断裂等问题，降低了封装产品的可靠性。所述底层封装基板上的凹槽为倒梯形，底层封装的半导体芯片由贴片胶粘接在凹槽底部，或者用倒装焊技术焊接 在凹槽底部，半导体芯片与凹槽底部焊球连接。底层封装基板和顶层封装基板内设有连接用的电路。底层封装基板的第二表面上设置有焊球阵列，焊球阵列为丝网印刷或电镀或蒸镀的方式涂布焊料，回流产生焊球阵列，其材料为SnAg、Sn、SnAgCu、PbSn0所述顶层封装的半导体芯片呈层状堆叠结构，顶层封装的半导体芯片及键合引线采用密封剂密封，密封剂为环氧模塑料。顶层封装和底层封装之间为单层或双层焊球阵列，通过回流工艺使顶层封装和底层封装连接在一起，或者在顶层封装基板的下表面焊盘上电镀铜柱后沉积焊料层，在底层封装基板的第一表面焊盘上电镀铜柱后沉积焊料层，焊料层的材料可以为SnAg、Sn、SnAgCu> PbSn,通过回流工艺将顶层封装基板和底层封装基板连接在一起，完成顶层封装体和底层封装体之间的电互连。堆叠式半导体芯片封装结构的工艺，其特征在于依次包含以下步骤:A.制备带有凹槽的底层封装基板；B.在底层封装基板的三个表面上制备焊盘；C.将底层封装的半导体芯片安装在凹槽中并完成引线键合；D.在顶层封装基板的上下表面上制备焊盘；E.将顶层封装的半导体芯片层叠安装在顶层封装基板之上；F.进行顶层封装的层叠半导体芯片的引线键合；G.进行顶层密封封装；H.在顶层封装基板下表面的焊盘上植焊球，进行顶层封装和底层封装之间的连接；1.进行顶层封装和底层封装之间的填充密封，并在底部封装第二表面焊盘上植焊球。本发明的优点是有效的提高封装密度，工艺流程简单，基板刚度大，不易产生翘曲，总体厚度薄，可靠性高。
图1传统的PoP封装结构剖视图；图2本发明的结构示意图；图3本发明底层封装基板的剖视图；图4底层封装基板通过贴片胶固定半导体芯片的剖视图；图5底层半导体芯片键合引线的示意图；图6顶层封装基板的剖视图；图7顶层封装基板上固定半导体芯片的剖视图；图8通过贴片胶固定二层半导体芯片的剖视图；图9通过贴片胶固定三层半导体芯片的剖视图；图10顶层半导体芯片键合引线的示意图；图11采用密封剂将顶层半导体芯片及键合引线密封的示意图；图12在顶层封装基板下表面的焊盘上植焊球的示意图；图13将顶部封装与底部封装连接在一起的示意图；图14在顶部封装和底 部封装之间填充密封剂的示意图15在底部封装第二表面焊盘上植焊球的示意图；图16实施例二的结构示意图；图17实施例三的结构示意图；图18实施例四的结构示意图；图19实施例五的结构示意图。图中:1贴片胶、2半导体芯片、3贴片胶、3a间隔层、4半导体芯片、5贴片胶、5a间隔层、6半导体芯片、7焊盘、8键合引线、9键合引线、10键合引线、11顶层封装基板上表面焊盘、12顶层封装基板、13顶层封装基板下表面焊盘、14密封剂、15焊球、16底层封装基板、17底层封装基板第二表面焊盘、18焊球、19底层封装基板第三表面焊盘、20贴片胶、21半导体芯片、22焊盘、23键合引线、24密封剂、25焊盘、26焊盘、27底层封装基板第一表面焊盘、28焊球、29底部填充料、30半导体芯片、31底层封装基板第三表面焊盘、32铜柱、33焊料层、34铜柱、35芯片2表面焊盘、36底部填充料、37焊球阵列、38底层封装基板第一表面焊盘。
具体实施例方式下面结合附图进一步说明本发明的实施例。实施例一图2为本发明实施例一的结构示意图，该封装包括顶部封装、底部封装、互连底部封装和顶部封装的焊球阵列，以及顶层封装和底层封装之间的密封剂。在底部封装的基板16上设置有一个倒梯形凹槽，半导体芯片21通过贴片胶20固定在凹槽底部。顶部封装包括至少一个半导体芯片，图2中顶部封装包括了三个半导体芯片，三个半导体芯片通过贴片胶和间隔层呈层状堆叠放置，间隔层为焊线预留空间。半导体芯片上的焊盘和顶部封装基板12第一表面上的焊盘11经键合引线连接实现电互连。密封剂24覆盖在顶层封装基板的上表面的上方，密封顶层封装的半导体芯片以及引线。顶层封装和底层封装的电互连通过焊球阵列15实现。顶层封装的基板的下表面与底层封装基板的第一表面以及第三表面之间通过密封剂14实现密封。底层封装的基板16的第二表面布置焊球阵列以实现封装体与外部的电互连。本实施例的封装工艺包含以下步骤:步骤A制备带有凹槽的底层封装基板；底层封装基板16的上表面为第一表面，底层封装基板的下表面为第二表面，底层封装基板凹槽内的表面为第三表面，凹槽位置设置在基板第一表面，该凹槽设置在底层封装基板的中心，凹槽底部形成第三表面，基板可以选用PCB板或FR4版或BT板，如图3所示。步骤B在底层封装基板的三个表面上制备焊盘；底层封装基板16的第一表面上制备焊盘27，第二表面上制备焊盘17，第三表面制备焊盘19。底层封装基板内部包括内电路以及互连焊盘27、焊盘17、焊盘19。步骤C将底层封装的半导体 芯片安装在凹槽中并完成引线键合；底层封装基板16的凹槽底部通过贴片胶20固定半导体芯片21，贴片胶20采用有机高分子银胶或无机高分子银胶，先将贴片胶涂布在凹槽底部，然后安装半导体芯片21，固化，冷却后就可以将半导体芯片21固定在粘合层上方，如图4所示。通过键合引线23互连半导体芯片焊盘22与凹槽底部焊盘19，凹槽底部焊盘19通过底层封装基板16内部电路与底层封装基板16的第二表面焊盘17相连，实现半导体芯片21与外部电路的连接。键合引线可以采用金线、铜线或者铝线，键合工艺可以采用热超声键合或者热压键合，如图5所示。底层封装采用的半导体芯片包括逻辑芯片。步骤D在顶层封装基板的上下表面上制备焊盘；在顶部封装基板12的上表面制备焊盘11，在顶部封装基板12的下表面制备焊盘13，基板内部设置有内电路，基板可以采用PCB板或FR4板或BT板，如图6所示。步骤E将顶层封装的半导体芯片层叠安装在顶层封装基板之上；本实施例的顶层封装为
三层叠装，在顶部封装基板12的上表面安装半导体芯片2，先在顶部封装基板12上表面涂布贴片胶1，放置半导体芯片2后，回流，然后冷却至室温即可固定好芯片2，贴片胶I采用有机高分子银胶或者无机高分子银胶，如图7所示。通过贴片胶3和间隔层3a将半导体芯片4固定在半导体芯片2的上表面，贴片胶3涂布在半导体芯片2上表面，间隔层为焊线预留空间，如图8所示。通过贴片胶5和间隔层5a将半导体芯片6固定在半导体芯片4的上表面，贴片胶5面积略小于半导体芯片4上表面以暴露出半导体芯片4上表面焊盘，间隔层为半导体芯片4焊线预留空间，如图9所示。顶部封装半导体芯片采用存储器芯片，并且根据需要选择堆叠的层数。步骤F进行顶层封装的层叠半导体芯片的引线键合；通过键合引线8将半导体芯片2的上表面焊盘7与顶层封装基板12上表面的焊盘11键合连接，通过键合引线9将半导体芯片4的上表面焊盘25与顶层封装基板上表面的焊盘11键合连接，通过键合引线10将半导体芯片6的上表面焊盘26与顶层封装基板上表面的焊盘11键合连接，如图10所示。焊线采用金线、铜线或者铝线，键合方式采用热压键合或者热超声键合。步骤G进行顶层密封封装；通过密封剂24将顶层封装键合引线8、9、10以及半导体芯片
2、4、6密封封装，密封剂位于顶层封装基板12上表面上方，密封剂采用塑封工艺密封，密封剂可以采用环氧模塑料，如图11所示。步骤H在顶层封装基板下表面的焊盘上植焊球，进行顶层封装和底层封装之间的连接；在顶层封装基板12下表面焊盘13上植焊球15，焊料可以采用丝网印刷技术、电镀或者蒸镀的方式涂布，回流后形成焊球阵列15,焊料可以采用SnAg、Sn、SnAgCu或PbSn焊料,如图12所示。顶层封装基板12下表面上的焊球15焊接在底层封装基板16第一表面焊盘27上，实现顶层封装和底层封装之间的电互连，如图13所示。步骤I进行顶层封装和底 层封装之间的填充密封，并在底部封装第二表面焊盘上植焊球；在顶层封装和底层封装之间填充密封剂24，密封剂24采用环氧模塑料，采用注塑的方式填充，用以保护焊球阵列15以及底层封装芯片21以及引线23，如图14所示。在焊盘17上植焊球，形成焊球之前，先将焊料涂布在焊盘上方，通过丝网印刷工艺或蒸镀或者电镀的方式实现。回流后形成焊球。焊料采用SnAg、Sn、SnAgCu或PbSn焊料,如图15所示。实施例二实施例二与实施例一相同，所不同的是底层封装芯片30有源面朝下，在有源面上制作焊球28，通过热压焊接、热声焊接或焊料焊接的方式，将焊球28与底层封装基板16第三表面的焊盘31互连到一起，实现芯片30与基板16之间电信号的传递。在焊球阵列28与焊盘31焊接完成后，在芯片30的底部填充底部填充料，底部填充料采用由热固性聚合物以及二氧化硅的填料组成，如图16所示。实施例三实施例三与实施例一相同，所不同的是在顶层封装制作完毕之后，再在顶层封装基板12的下表面焊盘13上制作焊球，同时在底层封装第一表面焊盘27上制作焊球。完成焊球的制作工艺之后，采用焊接工艺，将焊盘13上的焊球与焊盘27上的焊球通过回流连接在一起，完成顶层封装和底层封装的电互连。之后再在顶层封装和底层封装之间填充密封齐U，以保护焊球15和半导体芯片21，如图17所示。实施例四实施例四与实施例一相同，所不同的是上顶层封装基板12制作完毕，进行后续封装工艺之前，在基板11的下表面焊盘13上电镀一铜柱32，之后再沉积一层焊料层。同时，底层封装基板16制作完毕以后，在底层封装基板16第一表面焊盘27上电镀一铜柱34，之后沉积焊料层，焊料层的材料可以为Sn、SnAg、SnAgCu或PbSn焊料。采用回流工艺，将铜柱32上焊料层与铜柱34上焊料层连接在一起，完成顶层封装和底层封装的电互连。之后，在顶层封装和底层封装之间的间隙填充密封剂，如图18所示。实施例五实施例五与实施例一相同,所不同的是半导体芯片2为倒装结构,先在半导体芯片2的有源层表面焊盘35上制作焊料凸点37，采用热压焊接或热声焊接或回流焊接的方式将焊料凸点37焊接在顶层封装基板上表面的焊盘38上，凸点37的材料可以为金凸点或Sn、SnAg、SnAgCu或PbSn焊料凸点。之后，再在半导体芯片2和顶层封装基板之间填充底部填充料36，完成固化，底部填充料由热固性聚合物以及二氧化硅的填料组成，如图19所示。
权利要求
1.一种堆叠式半导体芯片封装结构，包括顶层封装、底层封装、顶层封装和底层封装之间的焊球阵列、顶层封装和底层封装之间的密封剂，其特征在于所述底层封装基板上设有一个凹槽，底层封装基板的上表面为第一表面，底层封装基板的下表面为第二表面，底层封装基板凹槽内的表面为第三表面，底层封装的半导体芯片设置于凹槽中，第一、第二、第三表面上均设有焊盘，底层半导体芯片通过键合引线与第三表面上的焊盘相连，顶层封装由一个或数个半导体芯片层叠封装在顶层封装基板的上表面之上，顶层封装基板的上表面及下表面均设有焊盘，顶层封装内的半导体芯片通过键合引线与顶层封装基板上表面的焊盘相连，顶层封装部分经密封剂密封，顶层封装和底层封装之间通过焊盘与焊球阵列连接，顶层封装基板和底层封装基板之间填充密封剂。
2.根据权利要求1所述的堆叠式半导体芯片封装结构，其特征在于所述底层封装基板上的凹槽为倒梯形，底层封装的半导体芯片由贴片胶粘接在凹槽底部，或者用倒装焊技术焊接在凹槽底部，半导体芯片与凹槽底部通过焊球连接。
3.根据权利要求1所述的堆叠式半导体芯片封装结构，其特征在于所述顶层封装的半导体芯片呈层状堆叠结构，顶层封装第一半导体芯片与基板之间可通过贴片工艺或倒装焊工艺实现互连，顶层封装的半导体芯片及键合引线采用密封剂密封，顶层封装基板的上表面被密封剂封装，密封剂为环氧模塑料。
4.根据权利要求1所述的堆叠式半导体芯片封装结构，其特征在于所述底层封装基板和顶层封装基板内设有连接用的电路。
5.根据权利要求 1所述的堆叠式半导体芯片封装结构，其特征在于所述底层封装基板的第二表面上设置有焊球阵列，焊球阵列为丝网印刷或电镀或蒸镀的方式涂布焊料，通过回流产生焊球阵列， 其材料为SnAg或Sn或SnAgCu或PbSn。
6.根据权利要求1所述的堆叠式半导体芯片封装结构，其特征在于所述顶层封装和底层封装之间为单层或双层焊球阵列，通过回流工艺使顶层封装和底层封装连接在一起，或者在顶层封装基板的下表面焊盘上电镀铜柱后沉积焊料层，在底层封装基板的第一表面焊盘上电镀铜柱后沉积焊料层，焊料层的材料为SnAg或Sn或SnAgCu或PbSn，通过回流工艺将顶层封装基板和底层封装基板连接在一起，完成顶层封装体和底层封装体之间的电互连。
7.—种堆叠式半导体芯片封装结构的工艺，其特征在于依次包含以下步骤: A.制备带有凹槽的底层封装基板； B.在底层封装基板的三个表面上制备焊盘； C.将底层封装的半导体芯片安装在凹槽中并完成引线键合； D.在顶层封装基板的上下表面上制备焊盘； E.将顶层封装的半导体芯片层叠安装在顶层封装基板之上； F.进行顶层封装的层叠半导体芯片的引线键合； G.进行顶层密封封装； H.在顶层封装基板下表面的焊盘上植焊球，进行顶层封装和底层封装之间的连接； I.进行顶层封装和底层封装之间的填充密封剂，并在底部封装第二表面焊盘上植焊球。
全文摘要
堆叠式半导体芯片封装结构及工艺，封装结构包括顶层封装、底层封装，所述底层封装基板上设有凹槽，底层封装的半导体芯片设置于凹槽中，基板上设有焊盘，底层半导体芯片通过键合引线与焊盘相连，顶层封装由一个或数个半导体芯片层叠封装在顶层封装基板的上表面之上，顶层封装基板的上设有焊盘，通过键合引线将半导体芯片与焊盘相连，顶层封装部分经密封剂密封，顶层封装和底层封装之间经焊盘与焊球阵列连接，顶层封装基板和底层封装基板之间填充密封剂。封装结构工艺由顶层封装步骤、底层封装步骤、顶层封装与底层封装连接步骤完成。本发明的优点是有效的提高封装密度，工艺流程简单，基板刚度大，不易产生翘曲，总体厚度薄，可靠性高。
文档编号H01L25/065GK103219324SQ20121001601
公开日2013年7月24日 申请日期2012年1月18日 优先权日2012年1月18日
发明者刘胜, 陈润, 陈照辉 申请人:刘胜