Ltps阵列基板的制造方法
【专利摘要】本发明公开了一种LTPS阵列基板的制造方法，在基板上依次沉积缓冲层和非晶硅层，通过激光退火使得所述非晶硅层晶化为多晶硅层；分别在所述多晶硅层的所述P沟道区域、所述N沟道区域和所述TFT区域上涂覆光刻胶，所述P沟道区域的光刻胶厚度是所述N沟道区域以及所述TFT区域光刻胶厚度的两倍以上，其他部分没有光刻胶；经过多晶硅层干刻后形成多晶硅图案和沟道，然后通过光刻胶灰化处理，使得所述N沟道区域和所述TFT区域较薄的光刻胶被去除，而留下所述P沟道区域的光刻胶。本发明节省设备费用，提高产量，降低了常规8道光罩所带来的设计上的缺陷及制程的难度。
【专利说明】LTPS阵列基板的制造方法
【技术领域】
[0001] 本发明涉及薄膜晶体管（TFT)阵列基板，尤其涉及一种LTPS阵列基板的制造方 法。
【背景技术】
[0002] 液晶显示器件（IXD)或主动式有机电致发光显示器（AM0LED)通过采用电场控制 液晶（LC)的透光率显示图像或通过采用电流控制有机发光材料发光显示图像。此类显示 器都需要通过薄膜晶体管（TFT)阵列基板来实现电压或电流对像素的驱动及控制功能，该 TFT阵列基板包括扫描线、信号线及TFT。为了实现高分辨率的要求，目前TFT阵列基板多 采用低温多晶硅（LTPS)的制造工艺，由于TFT阵列基板特别是LTPS基板需要半导体工序 和多轮光罩工序，其制造工序很复杂，因此制造成本比较高。
[0003] -轮比较完整的光罩工序包括诸如清洗工序、薄膜沉积工序、光刻工序、刻蚀工 序、光刻胶剥离和检查工序等多个工序，此外某些需要应用光罩的工序中还包括激光退火 及离子注入等工序。目前量产的LTPS阵列基板通常是采用9道或8道光罩的CMOS工艺。
[0004] 图1示出了 CMOS工艺流程中应用到9道光罩的简单工序示意图，依次包括： (l)P-Si Pattern，经过P-Si干刻后形成多晶硅图案，图2a示出了该步骤中使用光罩的 示意图；(2)Channel Doping,沟道掺杂，图2b示出了该步骤中使用光罩的截面图；（3) N+Doping (S/D)，屏蔽P型区域，对N型区域实行离子注入(源极/漏极)；（4) Gate Electrode Deposition (Ml)，栅极沉积，形成第一金属层，定义出栅极；（5) P+Doping，屏蔽N型区域，对 P型区域实行离子注入；（6) Contact Hole,形成接触孔；（7) Wiring Layer (M2)，布线层沉 积，形成第二金属层，定义数据线图案；（8) PLN(Planarization)，平坦层沉积，形成接触孔； (9)Pixel Electrode,定义像素电极形状。
[0005] 图3示出了 CMOS工艺流程中应用到8道光罩的简单工序示意图，其实质上是将图 1所示出的应用到9道光罩的工序流程中的第二步（Channel Doping，沟道掺杂)取消，即不 作沟道掺杂，但是应用8道光罩的CMOS工艺存在以下三个方面的缺陷：
[0006] 1、设计的冗余量较小；如图4a和图4b中可以清晰看出冗余量变小（从2. 64V 至 1. 64V)，其中，Vcom :0. 64V ?4. 44V (电压差：3. 8V)，数据信号：0. 94V ?4. 14V，当 耦合发生，数据信号变为：〇· 94-3. 8=-2. 86V，VgateH :8. 5-4. 14=4. 36V (VGSOgate 0N); VgateL :-4-(-2. 86)=-1. 14V (VGSigate OFF)；
[0007] 2、功率损耗更高；去除沟道掺杂工序，会使迁移率受到影响（降低)，为了达到同样 的输出电流，则需要加大面板的驱动电压，从而使得面板的功耗更高。
[0008] 3、对Vthn和Vthp的均一性要求更高；由于迁移率下降，需要在设计上降低器件的 沟道长度来补偿(提高W/L)，这样需要极佳均匀性的短沟道器件，因此必须制备更加均匀的 p-Si薄膜，从而加大了制程和设计的难度。
【发明内容】
[0009] 针对上述存在的问题，本发明的目的是提供一种可以减少光罩工序数量的LTPS 阵列基板，将传统的需要9道光罩工序的CMOS工艺简化为8道光罩工序，减少了工艺步序， 节省了设备费用，并克服了现有应用8道光罩工序的CMOS工艺的主要缺陷。
[0010] 本发明的目的是通过下述技术方案实现的：
[0011] 一种LTPS阵列基板的制造方法，所述LTPS阵列基板包括N沟道区域、P沟道区域 和TFT区域，包括：
[0012] 在基板上依次沉积缓冲层和非晶硅层，通过激光退火使得所述非晶硅层晶化为多 晶娃层；
[0013] 分别在所述多晶硅层的所述P沟道区域、所述N沟道区域和所述TFT区域上涂覆 光刻胶，所述P沟道区域的光刻胶厚度是所述N沟道区域以及所述TFT区域光刻胶厚度的 两倍以上，其他部分没有光刻胶；
[0014] 经过多晶硅层干刻后形成多晶硅图案和沟道，然后通过光刻胶灰化处理，使得所 述N沟道区域和所述TFT区域较薄的光刻胶被去除，而留下所述P沟道区域的光刻胶；
[0015] 屏蔽所述P沟道区域，对所述N沟道区域和所述TFT区域实行离子注入；
[0016] 屏蔽P型所述N沟道区域、P型所述P沟道区域以及P型所述TFT区域，实行离子 注入以形成N型源/漏极区域和N型TFT区域；
[0017] 栅极电极沉积，形成第一金属层，定义出栅极；
[0018] 屏蔽N型所述N沟道区域和N型所述TFT区域，实行离子注入以形成P型源/漏 极区域；
[0019] 在所述N沟道区域、所述P沟道区域以及所述TFT区域的源极、漏极、栅极处分别 形成接触孔；
[0020] 布线层沉积，形成第二金属层，并定义数据线图案；
[0021] 平坦层沉积，并在所述TFT区域形成所述平坦层的接触孔；
[0022] 涂覆ΙΤ0膜层，定义像素电极形状。
[0023] 上述LTPS阵列基板的制造方法，其中，分别在所述多晶硅层的所述P沟道区域、所 述N沟道区域和所述TFT区域上涂覆光刻胶，所述P沟道区域的光刻胶厚度是所述N沟道 区域以及所述TFT区域光刻胶厚度的两倍或三倍，其他部分没有光刻胶。
[0024] 上述LTPS阵列基板的制造方法，其中，在所述多晶硅层的所述P沟道区域、所述N 沟道区域和所述TFT区域上涂覆光刻胶采用GTM的方式实现。
[0025] 上述LTPS阵列基板的制造方法，其中，在所述多晶硅层的所述P沟道区域、所述N 沟道区域和所述TFT区域上涂覆光刻胶采用HTM的方式实现。
[0026] 上述LTPS阵列基板的制造方法，其中，所述缓冲层包括SiNx层和SiOx层，所述 SiOx层位于所述SiNx层上方。
[0027] 上述LTPS阵列基板的制造方法，其中，所述平坦层材料为PC403或PC452。
[0028] 上述LTPS阵列基板的制造方法，其中，所述布线层为钥铝叠层金属。
[0029] 与已有技术相比，本发明的有益效果在于：
[0030] 节省设备费用，提高产量，降低了常规8道光罩所带来的设计上的缺陷及制程的 难度。
【专利附图】
【附图说明】
[0031] 图1示出了现有技术中CMOS工艺流程中应用到9道光罩的简单工序示意图；
[0032] 图2a示出了现有技术中CMOS工艺流程中应用到9道光罩的第一步工序中应用第 一道光罩实现多晶娃图案的截面图；
[0033] 图2b示出了现有技术中CMOS工艺流程中应用到9道光罩的第二步工序中应用第 二道光罩实现沟道掺杂的截面图；
[0034] 图3示出了现有技术中CMOS工艺流程中应用到8道光罩的简单工序示意图；
[0035] 图4a示出了现有技术中CMOS工艺采用9道光罩工序的Id和Vgs之间的关系曲 线示意图；
[0036] 图4b示出了现有技术中CMOS工艺采用8道光罩工序的Id和Vgs之间的关系曲 线示意图；
[0037] 图5a示出了基于本发明LTPS阵列基板的制造方法的实施例一的第一步工序中应 用光罩实现多晶硅图案的截面图；
[0038] 图5b示出了基于本发明LTPS阵列基板的制造方法的实施例一的第二步工序中应 用同一光罩实现沟道掺杂的截面图；
[0039] 图6a示出了基于本发明LTPS阵列基板的制造方法的实施例二的第一步工序中应 用光罩实现多晶硅图案的截面图；
[0040] 图6b示出了基于本发明LTPS阵列基板的制造方法的实施例二的第二步工序中应 用同一光罩实现沟道掺杂的截面图。
【具体实施方式】
[0041] 下面结合原理图和具体操作实施例对本发明作进一步说明。
[0042] 本发明是将常规应用9道光罩工艺步序中的前两道光罩通过HTM (Half Tone Mask，半色调掩膜）或者GTM (Gray Tone Mask，灰阶掩膜）方式合成一道光罩，并同时保留 了沟道掺杂这道工序。
[0043] 在本发明LTPS阵列基板的制造方法中，LTPS阵列基板包括N沟道区域、P沟道区 域和TFT区域。
[0044] 首先在玻璃基板上依次沉积缓冲层和非晶硅层（a-Si)，缓冲层包括SiNx层和 SiOx层，SiOx层位于SiNx层上方，再通过激光退火使得非晶硅层晶化为多晶硅层（p-Si)。
[0045] 实施例一
[0046] 如图5a和图5b所示，在本发明的第一个实施例中，分别在多晶硅层的P沟道区 域、N沟道区域和TFT区域上涂覆光刻胶，P沟道区域的光刻胶厚度恰好是N沟道区域以及 TFT区域光刻胶厚度的两倍，TFT区域等其他部分没有光刻胶。经过多晶硅层干刻后形成多 晶硅图案和沟道，然后通过光刻胶灰化处理，使得N沟道区域和TFT区域较薄的光刻胶被去 除，而留下P沟道区域的光刻胶。
[0047] 优选的，在多晶硅层的P沟道区域、N沟道区域和TFT区域上涂覆光刻胶的厚度差 别是采用GTM (Gray Tone Mask，灰阶掩膜）或者HTM (Half Tone Mask，半色调掩膜）的方 式实现。
[0048] 接着，屏蔽P沟道区域，对N沟道区域和TFT区域实行离子注入，优选采用硼离子 注入。
[0049] 接着，N沟道区域、P型P沟道区域以及P型TFT区域实行离子注入以形成N型源 /漏极区域和N型TFT区域。
[0050] 栅极电极沉积，形成第一金属层，定义出栅极。
[0051] 屏蔽N型N沟道区域和N型TFT区域，实行离子注入以形成P型源/漏极区域。
[0052] 在N沟道区域、P沟道区域以及TFT区域的源极、漏极、栅极处分别形成接触孔。
[0053] 布线层沉积，形成第二金属层，平坦层沉积，涂覆ΙΤ0膜层，定义像素电极形状。
[0054] 优选的，平坦层材料优选为由JSR公司出品的PC403或者PC452,布线层可以优选 为钥铝叠层金属（Mo-Al-Mo)。
[0055] 实施例二
[0056] 如图6a所示，在本发明的第二个实施例中，分别在多晶硅层的P沟道区域、N沟道 区域和TFT区域上涂覆光刻胶，P沟道区域的光刻胶厚度是N沟道区域以及TFT区域光刻 胶厚度的三倍，TFT区域等其他部分没有光刻胶。经过多晶硅层干刻后形成多晶硅图案和 沟道，然后通过光刻胶灰化处理，使得N沟道区域和TFT区域较薄的光刻胶被去除，如图6b 所示，仅留下P沟道区域的光刻胶。
[0057] 优选的，在多晶硅层的P沟道区域、N沟道区域和TFT区域上涂覆光刻胶的厚度差 别是采用GTM (Gray Tone Mask，灰阶掩膜）或者HTM (Half Tone Mask，半色调掩膜）的方 式实现。
[0058] 接着，屏蔽P沟道区域，对N沟道区域和TFT区域实行离子注入，优选采用硼离子 注入。
[0059] 接着，N沟道区域、P型P沟道区域以及P型TFT区域实行离子注入以形成N型源 /漏极区域和N型TFT区域。
[0060] 栅极电极沉积，形成第一金属层，定义出栅极。
[0061] 屏蔽N型N沟道区域和N型TFT区域，实行离子注入以形成P型源/漏极区域。
[0062] 在N沟道区域、P沟道区域以及TFT区域的源极、漏极、栅极处分别形成接触孔。
[0063] 布线层沉积，形成第二金属层，并定义数据线图案。
[0064] 平坦层沉积，并在TFT区域形成平坦层的接触孔，涂覆ΙΤ0膜层，定义像素电极形 状。
[0065] 优选的，平坦层材料优选为由JSR公司出品的PC403或者PC452,布线层可以优选 为钥铝叠层金属（Mo-Al-Mo)。
[0066] 上述为本发明使用8道光罩的新LTPS阵列基板制造方法的主要工序步骤，通过上 述新制造方法，使得设备费用降低，同时提高产量，还降低了常规8道光罩所带来的设计上 的缺陷及制程的难度。
[0067] 以上对本发明的具体实施例进行了详细描述，但本发明并不限制于以上描述的具 体实施例，其只是作为范例。对于本领域技术人员而言，任何等同修改和替代也都在本发明 的范畴之中。因此，在不脱离本发明的精神和范围下所作出的均等变换和修改，都应涵盖在 本发明的范围内。
【权利要求】
1. 一种LTPS阵列基板的制造方法，所述LTPS阵列基板包括N沟道区域、P沟道区域和 TFT区域，其特征在于，包括： 在基板上依次沉积缓冲层和非晶硅层，通过激光退火使得所述非晶硅层晶化为多晶硅 层； 分别在所述多晶硅层的所述P沟道区域、所述N沟道区域和所述TFT区域上涂覆光刻 胶，所述P沟道区域的光刻胶厚度是所述N沟道区域以及所述TFT区域光刻胶厚度的两倍 以上，其他部分没有光刻胶； 经过多晶硅层干刻后形成多晶硅图案和沟道，然后通过光刻胶灰化处理，使得所述N 沟道区域和所述TFT区域较薄的光刻胶被去除，而留下所述P沟道区域的光刻胶； 屏蔽所述P沟道区域，对所述N沟道区域和所述TFT区域实行离子注入； 屏蔽P型所述N沟道区域、P型所述P沟道区域以及P型所述TFT区域，实行离子注入 以形成N型源/漏极区域和N型TFT区域； 栅极电极沉积，形成第一金属层，定义出栅极； 屏蔽N型所述N沟道区域和N型所述TFT区域，实行离子注入以形成P型源/漏极区 域； 在所述N沟道区域、所述P沟道区域以及所述TFT区域的源极、漏极、栅极处分别形成 接触孔； 布线层沉积，形成第二金属层，并定义数据线图案； 平坦层沉积，并在所述TFT区域形成所述平坦层的接触孔； 涂覆ITO膜层，定义像素电极形状。
2. 如权利要求1所述LTPS阵列基板的制造方法，其特征在于，分别在所述多晶硅层的 所述P沟道区域、所述N沟道区域和所述TFT区域上涂覆光刻胶，所述P沟道区域的光刻胶 厚度是所述N沟道区域以及所述TFT区域光刻胶厚度的两倍或三倍，其他部分没有光刻胶。
3. 如权利要求2所述LTPS阵列基板的制造方法，其特征在于，在所述多晶硅层的所述 P沟道区域、所述N沟道区域和所述TFT区域上涂覆光刻胶采用GTM的方式实现。
4. 如权利要求2所述LTPS阵列基板的制造方法，其特征在于，在所述多晶硅层的所述 P沟道区域、所述N沟道区域和所述TFT区域上涂覆光刻胶采用HTM的方式实现。
5. 如权利要求1所述LTPS阵列基板的制造方法，其特征在于，所述缓冲层包括SiNx层 和SiOx层，所述SiOx层位于所述SiNx层上方。
6. 如权利要求1所述LTPS阵列基板的制造方法，其特征在于，所述平坦层材料为 PC403 或 PC452。
7. 如权利要求1所述LTPS阵列基板的制造方法，其特征在于，所述布线层为钥铝叠层 金属。
【文档编号】H01L21/77GK104124206SQ201310143575
【公开日】2014年10月29日 申请日期:2013年4月23日 优先权日:2013年4月23日
【发明者】谭莉, 林志民, 林信安 申请人:上海和辉光电有限公司