半导体元件及制造半导体元件的方法

半导体元件及制造半导体元件的方法
【专利摘要】提供一种半导体元件和制造半导体元件的方法。半导体元件包括具有沟槽的有源区、在有源区外侧的端子区、设置在有源区和端子区之间的过渡区，过渡区包括内侧沟槽，其中，中心多晶硅电极设置在有源区的沟槽中的至少一个沟槽的内，至少两个栅极多晶硅电极邻近于中心多晶硅电极的上部设置，p-本体区设置在沟槽的上部之间，源区设置在栅极多晶硅电极的侧面。
【专利说明】半导体元件及制造半导体元件的方法
[0001]本申请要求于2013年9月12日在韩国知识产权局提交的第10-2013-0109440号韩国专利申请的权益，该申请的全部公开通过各种目的的引用包含于此。

【技术领域】
[0002]下面的描述涉及一种半导体元件和一种制造该半导体元件的方法，并且涉及一种三多晶娃(triple poly)结构的半导体元件和一种制造该半导体元件的方法。

【背景技术】
[0003]三多晶娃结构的半导体兀件在一个沟槽中具有多个栅极多晶娃(gate poly)和一个中心多晶娃(center poly)。
[0004]由于在对中心多晶娃的上部和p_本体区(p-body reg1n)的上部进行接触蚀刻的工艺过程中，在利用单独的掩模形成通孔之后，通孔可以与顶部金属连接，因此这种半导体元件和制造该半导体元件的方法的局限性在于整个工艺复杂。
[0005]此外，如果照例通过单独的掩模对上部金属执行接触工艺，则发生因此导致的严重的金属差异，因此，可能会对后续工艺之后进行的工艺带来大量的困难。


【发明内容】

[0006]本
【发明内容】
用于以简化的形式介绍下面在【具体实施方式】中进一步描述的概念的选择。本
【发明内容】
不意图确定要求保护的主题的关键特征或重要特征，也不意图用于帮助确定要求保护的主题的范围。
[0007]在一个总体方面，半导体元件包括具有沟槽的有源区、在有源区外侧的端子区、设置在有源区和端子区之间的过渡区，过渡区包括内侧沟槽，其中，中心多晶硅电极设置在有源区的沟槽中的至少一个沟槽内，至少两个栅极多晶硅电极邻近于中心多晶硅电极的上部设置，P-本体区设置在沟槽的上部之间，源区设置在栅极多晶硅电极的侧面。
[0008]有源区、过渡区和端子区可以设置在基底中，端子区可以不包括沟槽。
[0009]半导体元件的总体方面还可以包括从过渡区的内侧沟槽延伸到端子区的延伸的栅极多晶硅电极。
[0010]源极金属可以电连接中心多晶硅电极和源区。栅极金属可以电连接延伸的栅极多晶硅电极。源极金属可以大体上与栅极金属共面。
[0011 ] 源极金属可以通过通孔电连接中心多晶硅电极和源区。
[0012]源极金属可以包括铝，通孔可以包含钨，包括钛或氮化钛的势垒金属可以设置在源极金属和通孔的底表面处。
[0013]包括高温低压沉积(HLD)氧化物膜和硼磷硅酸盐(BPSG)膜的绝缘膜可以设置在通孔之间。
[0014]等电位环金属可以设置成在端子区的外围处与源极金属和栅极金属大体上共面。
[0015]沟道阻绝区可以设置在基底的位于等电位环金属下方的表面处。
[0016]等电位环金属可以被构造成通过经由贯穿沟道阻绝区的通孔与基底连接来等电位。
[0017]沟道阻绝区可以是η+区。
[0018]氧化物层可以设置在延伸的栅极多晶硅电极下。
[0019]氧化物层可以从有源区的沟槽中的至少一个沟槽处延伸到端子区。
[0020]中心多晶硅电极可以设置在过渡区的内侧沟槽中，栅极多晶硅电极设置在过渡区的在比端子区更靠近有源区的区域中的内侧沟槽中。
[0021]源区可以没有设置在与形成在内侧沟槽中的栅极多晶硅电极共享的P-本体区处。
[0022]ρ+区可以设置在通孔的底表面处。
[0023]保护层可以设置在源极金属、栅极金属和等电位环金属上。
[0024]保护层可以包括氮化物膜。
[0025]栅极绝缘膜可以设置在沟槽的侧面和栅极多晶硅电极中的至少一个栅极多晶硅电极之间以及栅极多晶硅电极和中心多晶硅电极之间，栅极绝缘膜在栅极多晶硅电极和中心多晶硅电极之间可以比在沟槽的侧面和至少一个栅极多晶硅电极之间厚。
[0026]P-本体区的底部可以设置在栅极多晶硅电极的底表面上。
[0027]中心多晶硅电极和栅极多晶硅电极的上表面可以大体上彼此共面。
[0028]过渡区中的内侧沟槽的深度可以比形成在有源区中的沟槽的深度深。
[0029]栅极多晶硅电极的底表面可以朝着设置在栅极多晶硅电极之间的中心多晶硅电极倾斜。
[0030]栅极多晶硅电极的靠近于中心多晶硅电极的底部可以比栅极多晶硅电极的远离中心多晶硅电极的底部深。
[0031]在另一总体方面，一种制造半导体元件的方法包括下述步骤:形成有源区、不同于有源区的端子区以及过渡区，使得有源区包括沟槽，在有源区和端子区之间的过渡区包括内侧沟槽，其中，有源区的形成步骤包括:在有源区中的每个沟槽的中心部分处形成中心多晶硅电极；在中心多晶硅电极的上部的两个侧面处形成栅极多晶硅电极；在中心多晶硅电极和栅极多晶硅电极上方形成绝缘膜；同时形成通过绝缘膜的多个通孔，以电连接中心多晶硅电极和栅极多晶硅电极。
[0032]栅极多晶硅电极的形成步骤可以包括:向有源区中的沟槽的侧面和中心多晶硅电极的上部注入杂质；通过使注入有杂质的沟槽的侧面和中心多晶硅电极氧化来形成栅极绝缘膜；以及在沉积栅极多晶硅之后蚀刻栅极绝缘膜的上部。
[0033]所述方法还可以包括在通孔的侧表面和底表面上形成包括氮化钛或钛的势垒金属。
[0034]所述方法还可以包括形成与中心多晶硅电极连接的源极金属和与栅极多晶硅电极连接的栅极金属，源极金属和栅极金属大体上共面。
[0035]中心多晶硅电极和栅极多晶硅电极的形成的特征可以在于，中心多晶硅电极的上表面和栅极多晶硅电极的上表面大体上彼此共面。
[0036]绝缘膜可以包括高温低压沉积(HLD)氧化物膜和硼磷硅酸盐玻璃(BPSG)膜。
[0037]其他特征和方面将通过下面的具体实施方法、附图和权利要求而清楚。

【专利附图】

【附图说明】
[0038]图1至图9示出了制造半导体元件的方法的示例。
[0039]图10示出了通过图1至图9中示出的方法得到的半导体元件的示例的剖视图。
[0040]图11示出了根据图10中示出的半导体元件的示例的沟槽的上部的放大剖视图。
[0041]图12示出了半导体元件的示例的平面图。
[0042]图13示出了沿图12中的线A-A’截取的沟槽的示例的剖视图。
[0043]图14示出了沿图12中的线B-B’截取的栅极多晶硅电极的示例的剖视图。
[0044]图15示出了沿图12中的线C-C’截取的中心多晶硅的示例的剖视图。
[0045]图16示出了沿图12中的线D-D’截取的在有源区外部的P-本体区的示例的剖视图。
[0046]在整个附图和【具体实施方式】中，除非另外描述或提供，否则相同的附图标记将被理解为指示相同的元件、特征和结构。附图可以不是按比例绘制的，并且为了清楚示出和方便起见，可能夸大附图中元件的描绘、比例和相对尺寸。

【具体实施方式】
[0047]提供下面的详细描述以有助于读者全面理解在此描述的方法、设备和/或系统。然而，这里描述的系统、设备和/或方法的各种改变、修改和等同物对本领域的普通技术人员而言将是清楚的。描述的操作和/或工艺步骤的进程是示例；然而，除了必须以一定的顺序发生的步骤和/或操作以外，步骤和/或操作的顺序不限于这里阐述的顺序，并且可以如本领域所知的被改变。另外，为了增加清楚性和简洁性，可以省略对于本领域普通技术人员而言公知的功能和构造的描述。
[0048]这里描述的特征可以以不同的形式实现，并且不被解释为局限于这里描述的示例。相反，已经提供了这里描述的示例，使得本公开将是彻底的和完全的，并且这里描述的示例将向本领域普通技术人员传达本公开的完整范围。
[0049]除非另外指出，否则第一层“在”第二层或基底“上”的表述将被解释为覆盖下面两种情况，一种情况是第一层直接接触第二层或基底，一种情况是一个或更多个其他层设置在第一层与第二层或基底之间。
[0050]可以使用诸如“在……之下”、“在……下方”、“下面的”、“在……上方”、和“上面的”
等空间相对术语来方便地描述一个装置或元件与其他装置或元件的关系。空间相对术语应该被理解为包括附图中示出的方向以及装置在使用或操作中的其他方向。另外，装置可以被定位为其他方向，因此，空间相对术语的解释是基于方位的。
[0051 ] 这里使用的诸如“第一导电型”和“第二导电型”的表述可以指彼此相对的导电型(诸如η型或P型)，这里解释并举例说明的示例包括其的补充示例。
[0052]在下文中，将参照附图详细描述本公开的各种实施例。
[0053]根据一些示例，用于形成半导体元件的方法包括在绝缘膜处同时形成各种通孔，从而分别电连接中心多晶硅电极和栅极多晶硅电极。
[0054]另外，一些示例涉及一种半导体元件和用于制造该半导体元件的方法，该半导体元件形成与栅极多晶硅电极连接的栅极金属和通过多个通孔与中心多晶硅电极连接的源极金属，源极金属和栅极金属大体上彼此共面。
[0055]图1至图9示出了在制造半导体元件的方法的示例期间半导体元件的剖视图。图10示出了通过图1至图9中示出的方法得到的半导体元件的示例。图11示出了在图10中示出的半导体元件的沟槽的上部的放大剖视图。
[0056]参照图10,根据示例的半导体元件包括:基底10 ;有源区100,包括形成在基底10上的多个沟槽11 ;端子区200，不同于有源区100 ;过渡区300，包括形成在有源区100和端子区200之间的至少一个沟槽11。有源区100的多个沟槽11在其中包括形成在沟槽的中心处的中心多晶硅电极13以及形成在中心多晶硅电极13的上部的侧面的至少两个栅极多晶硅电极16。P-本体区18的上部形成在多个沟槽11的上部之间。另外，为了电连接中心多晶硅电极13和形成在栅极多晶硅电极16的侧面的源区22，形成了多个通孔23c。另外，延伸的栅极多晶硅电极20从沟槽11延伸到端子区200。多晶硅可以用作用于形成栅极多晶硅电极16和中心多晶硅电极13的材料。
[0057]电连接中心多晶硅电极13和源区22的源极金属24c以及电连接延伸的栅极多晶硅电极20的栅极金属24b形成为大体上彼此共面。
[0058]源极金属24c通过各种通孔23c电连接中心多晶硅电极13和源区22。
[0059]源极金属24c和通孔23c分别由铝(Al)和钨(W)构成。包括钛、氮化钛或它们的组合(Ti/TiN)的势鱼金属(barrier metal)设置在通孔23c和源极金属24c的底部和侧面。包括高温低压沉积(HLD)氧化物膜和硼磷硅酸盐(BPSG)膜的绝缘膜设置在通孔之间。
[0060]ρ-本体区18的底部位于栅极多晶硅电极16的底部和中心多晶硅电极13的底部之间。
[0061]ρ+区位于通孔23c的底部处。
[0062]等电位环(EQR)金属24a在端子区200的外角(例如，外围)处形成为与源极金属24c和栅极金属24b大体上共面。
[0063]氧化物层12设置在延伸的栅极多晶硅电极20的底部。
[0064]氧化物层12可以从形成在有源区100的各个沟槽11的表面延伸到端子区200。
[0065]过渡区300包括形成在有源区100和端子区200之间的至少一个沟槽。过渡区300的内侧沟槽11在其内包括中心多晶硅电极13，栅极多晶硅电极16形成在以中心多晶硅电极13作为中心的对称结构中靠近有源区100的内侧沟槽11的上部的侧面处。在这个示例中，栅极多晶硅电极16没有设置在靠近端子区200的内侧沟槽11的侧面处。
[0066]保护层25形成在源极金属24c、栅极金属24b和等电位环金属24a的上部上方。保护层25包括氮化物膜。
[0067]图11示出了在图10中示出的沟槽的上部的放大剖视图。参照图11，栅极绝缘膜27b位于沟槽11的侧面和栅极多晶硅电极16之间，栅极绝缘膜27a位于栅极多晶硅电极16和中心多晶硅电极13之间，位于栅极多晶硅电极16和中心多晶硅电极13之间的栅极绝缘膜27a的宽度A可以比位于沟槽11的侧面和栅极多晶硅电极16之间栅极绝缘膜27b的宽度B厚。
[0068]返回参照图10，源区22可以不存在于以对称结构形成的栅极多晶硅电极16共享的P-本体区18处。
[0069]沟道阻绝区26还进一步存在于等电位环金属24a的底部的基底10的表面处。
[0070]等电位环金属24a通过穿过与沟道阻绝区26接触的通孔23d与基底10连接来变得等电位。
[0071]通孔23d能够通过穿过沟道阻绝区26与基底连接，并且能够另外注入P+离子以减小与通孔23d的底部的基板的接触电阻。
[0072]P-本体区18的底部存在于栅极多晶硅电极16的底部下方。
[0073]沟道阻绝区26是N+区。
[0074]中心多晶硅电极13的上部和栅极多晶硅电极16的上部与基底10的表面大体上共面。
[0075]形成在有源区100和端子区200之间的沟槽11的深度可以比形成在有源区100中的沟槽11的深度深。
[0076]栅极多晶硅电极16的底部可以利用中心多晶硅电极13作为中心形成为倾斜表面。例如，靠近于中心多晶硅电极13的栅极多晶硅电极16的底部可以比远离中心多晶硅电极13的栅极多晶硅电极16的底部深，如图11中所示。
[0077]用于制造半导体元件的方法的示例包括:形成包括形成在基底10上的各个沟槽11的有源区100、不同于有源区100的端子区200以及包括形成在有源区100和端子区200之间的至少一个沟槽的过渡区300。形成包括多个沟槽11的有源区100的工艺可以包括:在形成在有源区100处的每个沟槽11的中心部分处形成中心多晶硅电极13 ;在中心多晶硅电极13的两侧的上部处形成栅极多晶硅电极16 ;在形成的中心多晶硅电极13和栅极多晶硅电极16的上部处形成绝缘膜23 ;在绝缘膜23处同时形成各个通孔23a、23b、23c、23d，从而电连接中心多晶硅电极13和栅极多晶硅电极16中的每个。
[0078]另外，栅极多晶硅电极16的形成可以包括:在各个沟槽11的侧面和中心多晶硅电极13的上部处注入杂质；通过使中心多晶硅电极13和注入有杂质的沟槽11的侧面氧化来形成栅极绝缘膜27a、27b ;在沉积栅极多晶硅之后在栅极绝缘膜27a、27b的上部进行蚀刻。
[0079]所述方法可以进一步包括在各个通孔23a、23b、23c、23d的底部和侧面处形成包含Ti/TiN的势垒金属。
[0080]所述方法还可以进一步包括形成通过各个通孔23a、23b、23c、23d与中心多晶硅电极13连接的源极金属24c和与栅极多晶硅电极16连接的栅极金属24b。如图10中所示，源极金属24c和栅极金属24b可以大体上共面。
[0081]中心多晶硅电极13和栅极多晶硅电极16的形成的特征在于，中心多晶硅电极13的上部和栅极多晶硅电极16的上部可以与基底10的表面大体上共面。
[0082]绝缘膜23包括高温低压沉积(HLD)氧化物膜和硼磷硅酸盐玻璃(BPSG)膜。
[0083]下面将参照图1至图9来描述用于制造具有上述构造的半导体元件的方法的示例。
[0084]参照图1，在基底10的一侧的有源区100中形成沟槽11。
[0085]例如，设置η型外延片基底10，利用沟槽掩模对基底10执行深沟槽硬掩模工艺。此时，由于光致抗蚀剂(PR)自身可能不能经受后续会执行的干法蚀刻工艺(诸如深沟槽蚀刻工艺)，因此通过利用氮化(NIT)硅和氧化硅的堆叠层作为硬掩模来执行蚀刻工艺。
[0086]在蚀刻工艺之后，通过执行深沟槽光刻和沟槽蚀刻(deep trench photo andtrench etch)来形成多个沟槽11。执行沟槽蚀刻的方法可以是各向异性干法蚀刻工艺。
[0087]然后，利用牺牲氧化物膜来氧化基底10。此时，当要形成第一牺牲氧化物膜时，利用牺牲氧化物膜氧化执行沟槽蚀刻时产生的硅基底10的表面(即，在执行内侧沟槽11的沟槽蚀刻时带来的等离子体损坏区)，然后去除蚀刻，从而去除沟槽11的表面的等离子体损坏区。
[0088]然后，如图2中所示，形成氧化物层12和中心多晶硅电极13。
[0089]氧化物层12可以包括第二牺牲氧化物层或场氧化物层。
[0090]如果基底10的表面被氧化，则可以通过因氧化物层12而分布的电场来实现较高的额定电压(BVDSS)。由于氧化物层12可以起降低表面场效应(RESURF效应)的作用，因此可以实现较高的额定电压(BVDSS)，从而可以在沟槽之间支持充足的电场，因此可以得到较高的电场形成。
[0091 ] 通过按顺序地进行掺杂的多晶硅的形成、多晶硅氧化、多晶硅回蚀来执行中心多晶硅电极13的形成。中心多晶硅电极13是在最终工艺之后形成在一个沟槽11中的三个多晶硅电极中的中间电极，并且与两个不同的右侧/左侧多晶硅电极不同，中心多晶硅电极13是通过穿过源极金属的后续工艺与源极接触的多晶硅电极。
[0092]为了形成掺杂的多晶硅，形成了用于提高多晶硅电极的导电性的由杂质(B卩，掺杂剂)掺杂的中心多晶硅电极13。
[0093]为了使多晶硅氧化，只要在沟槽11中形成中心多晶硅电极13，则氧化多晶硅的上部，从而使由中心多晶硅电极13的中心部分引起的形成结构变平，中心多晶硅电极13的中心部通过沟槽结构形成为在中间凹陷。
[0094]为了执行多晶硅回蚀，则将中心多晶硅电极13蚀刻至氧化物层12的上部。
[0095]然后，在执行多晶硅蚀刻时，通过氧化去除在中心多晶硅电极13的上部处产生的等离子体损坏区。通过工艺预先去除由中心多晶硅电极13引起的泄漏电流的形成。因此，可以提高装置的可靠性。
[0096]然后，参照图3，通过利用光致抗蚀剂掩模14在端子区中仅仅蚀刻沟道阻绝区26(图3中未示出)的氧化物层12和有源区100的氧化物层12，来去除形成在有源区100中的沟槽11的侧面和有源区100的基底10以及阻绝区26的上部上的氧化物层12。
[0097]在去除之后，参照图4，在去除氧化物层12的局部部分并去除光致抗蚀剂掩模之后，在基底10的整个面上沉积栅极多晶硅。
[0098]所述方法还可以包括在沉积栅极多晶硅之前形成栅极绝缘膜27a、27b。参照图11，所述方法还可以包括:当形成栅极绝缘膜27a、27b时，在去除掩模之后在形成栅极绝缘膜27a、27b之前将杂质离子注入到整个面。因此，栅极多晶硅电极16和中心多晶硅电极13之间的栅极绝缘膜27a的厚度A可以比将形成的沟槽11的侧面和栅极多晶硅电极16之间的栅极绝缘膜27b的厚度B厚。如上所述，可以通过利用栅极多晶硅电极16和中心多晶硅电极13降低寄生电容来使高速开关可行。
[0099]然后参照图5，通过利用P-本体区掩模在沟槽11之间形成ρ-本体区18。通过注入P型掺杂剂并且P型掺杂剂作为P讲散布在η型外延片基底10中来形成P-本体区18。
[0100]接下来，参照图6，在端子区200处形成等电位环电极19和延伸的栅极多晶硅电极20，通过利用多晶硅掩模选择性地蚀刻栅极多晶硅电极16，在有源区100的内侧沟槽11处形成栅极多晶硅电极16。
[0101]接下来，参照图7，在P-本体区18的上部处形成源区22，同时通过源极掩模在端子区200处形成沟道阻绝区26。可以通过注入η型掺杂剂在内侧P-本体区18的上部处形成源区22。
[0102]等电位环金属24a通过经由沟道阻绝区26和通孔23d来进行连接而变得等电位。另外，与沟道阻绝区26连接的通孔23d可以通过穿过沟道阻绝区26与基底10连接而等电位。沟道阻绝区26可以是N+区。
[0103]沟道阻绝区26包括当允许P-N反向偏压时延伸的耗尽层，并且通过执行N+或P+掺杂，沟道阻绝区26起防止耗尽层进一步延伸的作用，从而耗尽层将不会相应地延伸到芯片边缘。
[0104]接下来，参照图8，在形成源区22之后，在基底的整个面上形成绝缘膜区23。绝缘膜23可以形成为包括高温低压沉积(HLD)氧化物膜和硼磷硅酸盐玻璃(BPSG)膜的双层，通过蚀刻绝缘膜区23将相应的通孔23a、23b、23c、23d形成在等电位环电极19、延伸的栅极多晶硅电极20、中心多晶硅电极13和P-本体区18的上部。
[0105]将在后续工艺中利用层间电介质(ILD)执行绝缘膜区23使栅电极和顶部金属绝缘。此时，通过利用接触式光刻和蚀刻(contact photo and etch)的工艺蚀刻绝缘膜区23，在沟道阻绝区26、等电位环电极19、延伸的栅极多晶硅电极20、栅极多晶硅电极16、中心多晶硅电极13和P-本体区18的相应部分处分别形成通孔23a、23b、23c、23d。
[0106]通过经由相应的通孔23a、23b、23c、23d在p-本体区18中注入p型杂质并进行退火来形成P+区。在这点上，可以通过在反向电流通过时在P-本体区18中简单地通过降低NPN寄生晶体管的基极电阻(Rb)抑制导通(turn-on)来防止円锁效应(latch-up)。
[0107]接下来，参照图9，在绝缘膜区23的上部处分别形成等电位环金属24a、栅极金属24b和源极金属24c。
[0108]通过相应的通孔23a、23b、23c、23d对应于等电位环电极19、栅极多晶硅电极20、中心多晶娃电极13和p-本体区18,等电位环金属24a、栅极金属24b和源极金属24c在半导体元件的相应部分处形成为金属层。因此，上述金属层24a、24b、24c由等电位环金属层24a、栅极金属层24b和源极金属层24c构成。
[0109]对于绝缘膜区23，为了防止铝刺突(spike)，应用了势垒金属溅射法。势垒金属由Ti/TiN构成，然后在利用W栓塞(W-plug)填充接触区(这里，通孔)之后，通过经铝溅射形成金属层来形成等电位环金属层24a、栅极金属层24b和源极金属层24c。
[0110]然后，参照图10，通过在每个金属层24a、24b、24c的上部上方形成保护层25，可以制造根据示例实施例的半导体元件。在这个实施例中，保护层25可以由包含用于保护芯片的氮化物膜的材料形成并位于每个金属层24a、24b、24c上。
[0111]图12示出了半导体元件的示例的平面图。图13示出了沿图12中的线A-A’截取的沟槽的示例的剖视图。图14示出了沿图12中的线B-B’截取的栅极多晶硅的示例的剖视图。图15示出了沿图12中的线C-C’截取的中心多晶硅的示例的剖视图。图16示出了沿图12中的线D-D’的截取的除了有源区以外的P-本体区的示例的剖视图。
[0112]参照图10，在半导体元件的示例中，中间的中心多晶硅电极13通过仅在芯片中的一侧内设计栅极多晶硅电极16来与等电位环金属层24a、栅极金属层24b以及源极金属层24c连接。
[0113]因此，这里提供了在一个沟槽11中具有两个栅极多晶硅电极16和一个中心多晶硅电极13的三多晶硅结构的半导体元件，并且可以省略用于连接中心多晶硅的额外的掩模工艺。因此，可以通过同时执行中心多晶硅电极13的上部的接触蚀刻工艺和P-本体区18的接触蚀刻工艺来简化整个工艺，从而同时形成通孔并且从而与顶部金属层24a、24b、24c连接。
[0114]尽管本公开包括具体示例，但是对于本领域普通技术人员将清楚的是，在不脱离权利要求及其等同物的精神和范围的情况下，可以在这些示例中进行形式和细节上的各种改变。这里描述的示例将仅以描述性含义被考虑，而不出于限制的目的。在每个示例中的多个特征或方面的描述将被看做可适用于其他示例中的其他相似特征或方面。如果以不同的顺序执行描述的技术，和/或如果描述的系统、体系结构、装置或电路中的组件以不同的方式组合和/或被其他组件或它们的等同物取代或补充，则可以获得适当的结果。因此，公开的范围并不受详细描述的限制，而是通过权利要求及其等同物进行限定，并且权利要求及其等同物的范围内的各种修改被解释为被包括在本公开中。
【权利要求】
1.一种半导体元件,所述半导体元件包括: 有源区，包括沟槽； 端子区，在有源区外侧； 过渡区，设置在有源区和端子区之间，过渡区包括内侧沟槽， 其中，中心多晶硅电极设置在有源区的沟槽中的至少一个沟槽内； 至少两个栅极多晶硅电极邻近于中心多晶硅电极的上部设置； P-本体区设置在沟槽的上部之间；以及 源区设置在栅极多晶硅电极的侧面。
2.根据权利要求1所述的半导体元件，其中，有源区、过渡区和端子区设置在基底中，端子区不包括沟槽。
3.根据权利要求1所述的半导体元件，所述半导体元件还包括从过渡区的所述内侧沟槽延伸到端子区的延伸的栅极多晶硅电极。
4.根据权利要求3所述的半导体元件，其中，源极金属电连接中心多晶硅电极和源区， 栅极金属电连接延伸的栅极多晶硅电极，以及 源极金属大体上与栅极金属共面。
5.根据权利要求4所述的半导体元件，其中，源极金属通过通孔电连接中心多晶硅电极和源区。
6.根据权利要求5所述的半导体元件，其中，源极金属包括铝，通孔包含钨，包括钛或氮化钛的势垒金属设置在源极金属和通孔的底表面处。
7.根据权利要求6所述的半导体元件，其中，包括高温低压沉积氧化物膜和硼磷硅酸盐膜的绝缘膜设置在通孔之间。
8.根据权利要求4所述的半导体元件，其中，等电位环金属设置成在端子区的外围处与源极金属和栅极金属大体上共面。
9.根据权利要求8所述的半导体元件，其中，沟道阻绝区设置在基底的位于等电位环金属下方的表面处。
10.根据权利要求9所述的半导体元件，其中，等电位环金属被构造成通过经由贯穿沟道阻绝区的通孔与基底连接来等电位。
11.根据权利要求9所述的半导体元件，其中，沟道阻绝区是η+区。
12.根据权利要求3所述的半导体元件，其中，氧化物层设置在延伸的栅极多晶硅电极下方。
13.根据权利要求12所述的半导体元件，其中，氧化物层从有源区中的沟槽中的至少一个沟槽处延伸到端子区。
14.根据权利要求1所述的半导体元件，其中，中心多晶硅电极设置在过渡区的内侧沟槽中，栅极多晶硅电极设置在过渡区的在比端子区更靠近有源区的区域中的内侧沟槽中。
15.根据权利要求14所述的半导体元件，其中，源区没有设置在与形成在内侧沟槽中的栅极多晶硅电极共享的P-本体区处。
16.根据权利要求1所述的半导体元件，其中，P+区设置在通孔的底表面处。
17.根据权利要求16所述的半导体元件，其中，保护层设置在源极金属、栅极金属和等电位环金属上。
18.根据权利要求17所述的半导体元件，其中，保护层包括氮化物膜。
19.根据权利要求1所述的半导体元件，其中，栅极绝缘膜设置在沟槽的侧面和栅极多晶硅电极中的至少一个栅极多晶硅电极之间以及栅极多晶硅电极和中心多晶硅电极之间，其中，栅极绝缘膜在栅极多晶硅电极和中心多晶硅电极之间比在沟槽的侧面和所述至少一个栅极多晶硅电极之间厚。
20.根据权利要求1所述的半导体元件，其中，P-本体区的底部设置在栅极多晶硅电极的底表面上。
21.根据权利要求2所述的半导体元件，其中，中心多晶硅电极和栅极多晶硅电极的上表面大体上彼此共面。
22.根据权利要求1所述的半导体元件，其中，在过渡区中的内侧沟槽的深度比形成在有源区中的沟槽的深度深。
23.根据权利要求1所述的半导体元件，其中，栅极多晶硅电极的底表面朝着设置在栅极多晶硅电极之间的中心多晶硅电极倾斜。
24.根据权利要求1所述的半导体元件，其中，栅极多晶硅电极的靠近于中心多晶硅电极的底部比栅极多晶硅电极的远离中心多晶硅电极的底部深。
25.一种制造半导体元件的方法，所述方法包括下述步骤: 形成有源区、不同于有源区的端子区以及过渡区，使得有源区包括沟槽，在有源区和端子区之间的过渡区包括内侧沟槽， 其中，有源区的形成步骤包括: 在有源区中的每个沟槽的中心部分处形成中心多晶硅电极； 在中心多晶硅电极的上部的两个侧面处形成栅极多晶硅电极； 在中心多晶硅电极和栅极多晶硅电极上方形成绝缘膜； 同时形成穿过绝缘膜的多个通孔，以电连接中心多晶硅电极和栅极多晶硅电极。
26.根据权利要求25所述的方法，其中，栅极多晶硅电极的形成步骤包括: 向有源区中的沟槽的侧面和中心多晶硅电极的上部注入杂质； 通过使注入有杂质的沟槽的侧面和中心多晶硅电极氧化来形成栅极绝缘膜；以及 在沉积栅极多晶硅之后蚀刻栅极绝缘膜的上部。
27.根据权利要求25所述的方法，所述方法还包括在通孔的侧表面和底表面上形成包括氮化钛或钛的势垒金属。
28.根据权利要求27所述的方法，所述方法还包括形成与中心多晶硅电极连接的源极金属和与栅极多晶硅电极连接的栅极金属，源极金属和栅极金属大体上共面。
29.根据权利要求25所述的方法，其中，中心多晶硅电极和栅极多晶硅电极的形成的特征在于，中心多晶硅电极的上表面和栅极多晶硅电极的上表面大体上彼此共面。
30.根据权利要求25所述的方法，其中，绝缘膜包括高温低压沉积氧化物膜和硼磷硅酸盐玻璃膜。
【文档编号】H01L29/78GK104465764SQ201410332343
【公开日】2015年3月25日 申请日期:2014年7月11日 优先权日:2013年9月12日
【发明者】金荣载 申请人:美格纳半导体有限公司