金属氧化物功率器件的制备方法及功率器件与流程

本发明涉及半导体技术领域，具体而言，涉及一种金属氧化物功率器件的制备方法和一种功率器件。

背景技术：

目前，金属氧化物功率器件被广泛应用于手机基站、广播电视和微波雷达等领域，金属氧化物功率器件为射频横向双扩散金属氧化物半导体时，与其配套应用的还有电容，这个电容一般称为匹配电容或者耦合电容，其作用是传送交流，隔离直流。在相关技术中，通常使用两种工艺分别制备金属氧化物功率单元和电容，再通过键合工艺等方法将所述电容和所述金属氧化物功率单元集成应用到集成电路中。但是，这种加工方法并不适合于取向小型化的集成电路的发展，另外，键合工艺等方法也增加了制备过程的复杂度和制造成本。

因此，如何提高金属氧化物功率单元和电容的集成度，以及降低制备成本，成为亟待解决的问题。

技术实现要素：

本发明正是基于上述问题，提出了一种新的兼容有电容的金属氧化物功率器件的制备方案，以实现上述功率器件与电容的兼容，以及推进上述功率器件的批量生产和应用。

有鉴于此，本发明的一方面提出了一种金属氧化物功率器件的制备方法，包括：在制备有金属氧化物功率单元的衬底的预留区域上形成电容的介电层，用于形成所述电容和所述金属氧化物功率单元的一侧作为所述衬底的正侧；在所述衬底的正侧形成所述金属氧化物功率单元上形成第一金属电极，在所述介电层上形成第二金属电极，以及在所述衬底的背侧形成第三电极，以完成所述金属氧化物功率单元的制备过程。

在该技术方案中，通过在预留区域上形成与金属氧化物功率单元配套使用的有电容，提高了集成电路的集成度，同时降低了制造成本，具体地，该电容的作用是传送交流和隔离直流，在预留区域内形成电容，同时在非预留区域内形成金属氧化物功率单元，成功地将电容和金属氧化物功率单元制备在一个功率器件上，适用于大批量生产。

在上述技术方案中，优选地，在形成所述介电层之前，包括以下具体步骤：在所述衬底上形成隔离层。

在该技术方案中，通过在衬底上形成隔离层，完成了基本结构的制备，从而保证了制备功率器件的可靠性。

在上述技术方案中，优选地，在形成所述介电层之前，还包括以下具体步骤：对所述隔离层进行图形化处理，以暴露出所述衬底上的功率器件制备区；在所述功率器件制备区的所述衬底上形成外延层；采用氢氟酸去除经过图形化处理后的所述隔离层，以暴露出所述预留区域下方的衬底结构，暴露的所述衬底结构作为所述电容的基板；在所述外延层上的指定区域内依次形成下沉区和场氧化层；在形成所述场氧化层的所述外延层和所述基板上栅氧化层；在形成栅氧化层的所述外延层的内部依次形成体区、硅栅、源区、漏区和漂移区；在形成所述漂移区的所述衬底上形成平坦化的介质层；去除所述预留区域内的介质层和栅氧化层，以完成所述金属氧化物功率单元的制备，并暴露所述预留区域。

在该技术方案中，通过在对金属氧化物功率单元的制备的过程中，为电容的制备预留出预留区域，以便在预留区域上制备出电容，从而可以将电容和金属氧化物功率单元制备在一个功率器件上，进而提高了集成电路的集成度，同时降低了制造成本。

在上述技术方案中，优选地，形成所述介电层之前，还包括以下具体步骤：在形成所述隔离层的衬底上依次形成外延层、下沉区、场氧化层、栅氧化层、体区、硅栅、源区、漏区、漂移区和平坦化的介质层；去除所述预留区域内的所述外延层、所述栅氧化层和所述介质层，以完成所述金属氧化物功率单元的制备，并暴露所述预留区域。

在该技术方案中，通过在非预留区域形成金属氧化物功率单元，将其 应用于集成电路，并且实现了与滤波电容的制备过程的兼容，降低了生产的复杂度和制作成本。

在上述技术方案中，优选地，形成所述电容的介电层，包括以下具体步骤：采用热氧化工艺和/或化学气息淀积工艺在所述预留区域暴露的衬底和外延层侧壁，形成所述电容的介电层。

在该技术方案中，通过在预留区域的衬底和外延层侧壁上介电层，形成了电容的基础结构，有效地保证了制备出的功率器件的可靠性。

在上述技术方案中，优选地，在所述衬底背侧形成第三电极，包括以下具体步骤：在所述衬底的背侧一次进行减薄处理、注入处理和合金层制备，以完成所述第三电极的制备过程。

在该技术方案中，通过在衬底背侧形成第三电极的基础结构，完成了功率器件的所有电极的制备过程，从而有效地保证了功率器件的可靠性。

本发明的另一方面提出了一种功率器件，采用上述任一项技术方案所述的金属氧化物功率器件的制备方法制备而成。

在该技术方案中，通过在预留区域上形成与金属氧化物功率单元配套使用的有电容，提高了集成电路的集成度，同时降低了制造成本，具体地，该电容的作用是传送交流和隔离直流，在预留区域内形成电容，同时在非预留区域内形成金属氧化物功率单元，成功地将电容和金属氧化物功率单元制备在一个功率器件上，适用于大批量生产。

在上述技术方案中，优选地，所述介电层包括二氧化硅层和/或氮化硅层，其中，所述二氧化硅的厚度处于3000埃至10000埃之间，所述氮化硅的厚度处于500埃至3000埃之间。

在上述技术方案中，优选地，所述外延层的厚度处于5微米至12微米之间，所述外延层的电阻率在3欧姆/厘米至15欧姆/厘米之间。

在上述技术方案中，优选地，所述隔离层的厚度处于5000埃至15000埃之间。

通过本发明的技术方案，通过将电容和金属氧化物功率单元兼容地制备在一个功率器件上，从而不仅增大了功率器件的集成度，还降低了功率器件的生产成本。

附图说明

图1示出了根据本发明的一个实施例的金属氧化物功率器件的制备方法的流程示意图；

图2至图13示出了根据本发明的一个实施例的金属氧化物功率器件的制备方法的原理示意图。

具体实施方式

为了可以更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。

图1示出了根据本发明的一个实施例的金属氧化物功率器件的制备方法的流程示意图。

如图1所示，根据本发明的一个实施例的金属氧化物功率器件的制备方法，包括：步骤102，在制备有金属氧化物功率单元的衬底的预留区域上形成电容的介电层，用于形成所述电容和所述金属氧化物功率单元的一侧作为所述衬底的正侧；步骤104，在所述衬底的正侧形成所述金属氧化物功率单元上形成第一金属电极，在所述介电层上形成第二金属电极，以及在所述衬底的背侧形成第三电极，以完成所述金属氧化物功率单元的制备过程。

在该技术方案中，通过在预留区域上形成与金属氧化物功率单元配套使用的有电容，提高了集成电路的集成度，同时降低了制造成本，具体地，该电容的作用是传送交流和隔离直流，在预留区域内形成电容，同时在非预留区域内形成金属氧化物功率单元，成功地将电容和金属氧化物功率单元制备在一个功率器件上，适用于大批量生产。

在上述技术方案中，优选地，在形成所述介电层之前，包括以下具体 步骤：步骤100A，在所述衬底上形成隔离层。

在该技术方案中，通过在衬底上形成隔离层，完成了基本结构的制备，从而保证了制备功率器件的可靠性。

在上述技术方案中，优选地，在形成所述介电层之前，还包括以下具体步骤：步骤100B，对所述隔离层进行图形化处理，以暴露出所述衬底上的功率器件制备区；步骤100C，在所述功率器件制备区的所述衬底上形成外延层；步骤100D，采用氢氟酸去除经过图形化处理后的所述隔离层，以暴露出所述预留区域下方的衬底结构，暴露的所述衬底结构作为所述电容的基板；步骤100E，在所述外延层上的指定区域内依次形成下沉区和场氧化层；步骤100F，在形成所述场氧化层的所述外延层和所述基板上栅氧化层；步骤100G，在形成栅氧化层的所述外延层的内部依次形成体区、硅栅、源区、漏区和漂移区；步骤100H，在形成所述漂移区的所述衬底上形成平坦化的介质层；步骤100I，去除所述预留区域内的介质层和栅氧化层，以完成所述金属氧化物功率单元的制备，并暴露所述预留区域。

在该技术方案中，通过在对金属氧化物功率单元的制备的过程中，为电容的制备预留出预留区域，以便在预留区域上制备出电容，从而可以将电容和金属氧化物功率单元制备在一个功率器件上，进而提高了集成电路的集成度，同时降低了制造成本。

在上述技术方案中，优选地，形成所述介电层之前，还包括以下具体步骤：步骤100J，在形成所述隔离层的衬底上依次形成外延层、下沉区、场氧化层、栅氧化层、体区、硅栅、源区、漏区、漂移区和平坦化的介质层；步骤100K，去除所述预留区域内的所述外延层、所述栅氧化层和所述介质层，以完成所述金属氧化物功率单元的制备，并暴露所述预留区域。

在该技术方案中，通过在非预留区域形成金属氧化物功率单元，将其应用于集成电路，并且实现了与滤波电容的制备过程的兼容，降低了生产的复杂度和制作成本。

在上述技术方案中，优选地，形成所述电容的介电层，包括以下具体 步骤：步骤102A，采用热氧化工艺和/或化学气息淀积工艺在所述预留区域暴露的衬底和外延层侧壁，形成所述电容的介电层。

在该技术方案中，通过在预留区域的衬底和外延层侧壁上介电层，形成了电容的基础结构，有效地保证了制备出的功率器件的可靠性。

在上述技术方案中，优选地，在所述衬底背侧形成第三电极，包括以下具体步骤：步骤104A，在所述衬底的背侧一次进行减薄处理、注入处理和合金层制备，以完成所述第三电极的制备过程。

在该技术方案中，通过在衬底背侧形成第三电极的基础结构，完成了功率器件的所有电极的制备过程，从而有效地保证了功率器件的可靠性。

本发明的另一方面提出了一种功率器件，采用上述任一项技术方案所述的金属氧化物功率器件的制备方法制备而成。

在该技术方案中，通过在预留区域上形成与金属氧化物功率单元配套使用的有电容，提高了集成电路的集成度，同时降低了制造成本，具体地，该电容的作用是传送交流和隔离直流，在预留区域内形成电容，同时在非预留区域内形成金属氧化物功率单元，成功地将电容和金属氧化物功率单元制备在一个功率器件上，适用于大批量生产。

在上述技术方案中，优选地，所述介电层包括二氧化硅层和/或氮化硅层，其中，所述二氧化硅的厚度处于3000埃至10000埃之间，所述氮化硅的厚度处于500埃至3000埃之间。

在上述技术方案中，优选地，所述外延层的厚度处于5微米至12微米之间，所述外延层的电阻率在3欧姆/厘米至15欧姆/厘米之间。

在上述技术方案中，优选地，所述隔离层的厚度处于5000埃至15000埃之间。

图2至图13示出了根据本发明的一个实施例的金属氧化物功率器件的制备方法的原理示意图。

其中，图2至图13中附图标记与部件名称之间的对应关系为：

101衬底，102介电层，103第一金属电极，104第二金属电极，105隔离层，106外延层，107下沉区，108场氧化层，109栅氧化层，1010体区、1011硅栅、1012源区、1013漏区，1014漂移区，1015介质层。

下面将结合图2至图13详细说明本发明的一个实施例的金属氧化物 功率器件的制备方法(该实施例以N型兼容有电容的金属氧化物功率器件的制作方法为例，P型兼容有电容的金属氧化物功率器件与N型兼容有电容的金属氧化物功率器件的制作方法相通)。

如图2所示，形成隔离层105，包括以下具体步骤：选择P型衬底101(P-sub)，并沉积一层二氧化硅作为隔离层105，厚度在5000埃～15000埃之间。

如图3所示，去除非预留区域的隔离层，包括以下具体步骤：用光刻和刻蚀工艺，将金属氧化物功率单元的二氧化硅隔离层105全部刻蚀掉，只保留预留区域的二氧化硅层。

如图4所示，形成外延层6，包括以下具体步骤：用选择性外延硅生长工艺(SEG，Selective-Epitaxial-Silicon-Growth)，在金属氧化物功率单元生长P型外延层106，厚度在5～12微米之间，电阻率在3～15欧姆/厘米之间。

如图5所示，去除隔离层105，包括以下具体步骤：用氢氟酸溶液去除预留区域的二氧化硅隔离层105。

如图6所示，形成下沉区107和场氧化层108，包括以下具体步骤：定义P型下沉区107(P-Sinker)，以及对P型下沉区107(P-sinker)进行高温驱入，以便让下沉区107离子(P-sinker)和浓的P型沉底(P-sub)相连接，形成场氧化层8(FOX)，用硅的局部氧化工艺(LOCOS，Local-Oxidation-of-Silicon)形成金属氧化物功率单元和预留区域，其中，衬底101上的一侧为非预留区域，衬底101上的另一侧为预留区域，非预留区域和预留区域以场氧化层108(FOX)做隔离。

另外，P型下沉区107的离子为硼离子，能量120kev～180kev之间，剂量1E15～1E16之间，高温驱入温度在1100度～1300度之间，时间为300分钟～600分钟，场氧化层108(FOX)厚度处于6000～30000埃之间。

如图7所示，形成栅氧化层109、体区1010和硅栅1011，包括以下具体步骤：生长栅氧化层109，厚度在100埃～500埃之间，然后沉积多晶硅层，厚度在2000埃～4000埃之间，用光刻和刻蚀的方法，将多晶层的光罩版图案转移到硅片上，最终形成硅栅1011，接着注入P型体区1010离子(P-body)，并进行高温驱入，其中，P型体区1010的离子(P-body)为硼(B)或者二伏氟化硼离子(BF₂)，能量在50～120kev之间， 剂量在1E13～5E14之间，驱入温度处于1000度～1200度之间，时间处于70分钟～500分钟之间。

如图8所示，形成源区1012、漏区1013、漂移区1014，包括以下具体步骤：用光刻和注入工艺，分别定义重掺杂N型区(N⁺)以作为源区1012和漏区1013，以及N型漂移区1014(N-drift)，图中左边的N型区(N+)为源区1012(Source)，右边的N型区(N⁺)为漏区1013(Drain)，源漏离子可以为磷(P)或者砷(As)，能量在50～120kev之间，剂量在1E15～1E16之间，另外，N型漂移区1014(N-drift)离子为磷(P)或者砷(As)，能量处于50～100kev之间，剂量在1E12～1E14之间。

如图9所示，形成介质层1015，包括以下具体步骤：沉积掺有硼和磷的介质层1015(BPSG，Boro-Phospho-Silicon-Glass，硼磷硅玻璃)，这层介质层1015有两个作用，一个作用是在后续的刻蚀中起到硬掩模(Hard Mask)作用，以保护金属氧化物功率单元不受损伤，另一个作用是作为金属氧化物功率单元的隔离层，避免短接。

如图10所示，去除预留区域内的介质层1015和栅氧化层109，包括以下具体步骤：用光刻和刻蚀工艺，将预留区域内的介质层1015和栅氧化层109全部刻蚀掉。

如图11所示，形成电容的介电层102，包括以下具体步骤：生长二氧化硅作为预留区域中的电容的介电层102，厚度在3000埃～10000埃之间，可以使用热氧化工艺，也可以使用低压化学气相沉积工艺形成电容的介电层102，另外，介电层102可以是二氧化硅，也可以是二氧化硅和氮化硅的叠加层，即在二氧化硅后再沉积氮化硅，其中，氮化硅的厚度处于500埃～3000埃之间，且沉积氮化硅的工艺是低压化学气相沉积工艺。

如图12所示，形成接触孔，包括以下具体步骤：定义接触孔，用光刻定义出接触孔的区域，用刻蚀工艺将接触孔下的含硼和磷的介质层1015(BPSG)刻蚀掉，其中，接触孔包括源极接触孔(源极1012上方BPSG层被刻蚀掉的区域)、漏极接触孔(漏极1013上方BPSG层被刻蚀掉的区域)和栅极接触孔(栅极1011上方BPSG层被刻蚀掉的区域)，以利于后续的金属引线。

如图13所示，形成第一金属电极103和第二金属电极104，包括以下具体步骤：在金属氧化物功率单元上形成第一金属电极103，其中，第 一金属电极包括源极接触孔中形成的源极电极、漏极接触孔中形成的漏极电极和栅极接触孔中形成的栅极电极，在介电层102上形成第二金属电极104，第一金属电极103和第二金属电极104一般为铝-硅-铜的合金。厚度0.5～4微米之间，然后用光刻和刻蚀工艺，定义出金属线条，在图中衬底101的一侧的金属氧化物功率单元中，左边的第一金属电极103作为源区1012金属引线，右边的第一金属电极103作为漏区1013金属引线，在预留区域，第二金属电极104作为电容的上极板，P型浓衬底101(P-sub)作为电容的下极板。

以上结合附图详细说明了本发明的技术方案，考虑到相关技术中提出的如何提高金属氧化物功率单元和电容的集成度，以及降低制备成本的技术问题，因此，本发明提出了一种新的金属氧化物功率器件的制备方法和一种功率器件，通过将电容和金属氧化物功率单元兼容地制备在一个功率器件上，从而不仅增大了功率器件的集成度，还降低了功率器件的生产成本，最后达到对功率器件进行批量生产和应用的目的。

在本发明中，术语“第一”、“第二”、“第三”仅用于描述的目的，而不能理解为指示或暗示相对重要性。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。