半导体封装件的制作方法
相关申请的交叉引用
本申请要求于2019年6月20日在韩国知识产权局提交的韩国专利申请no.10-2019-0073752的权益，通过引用将其公开内容整体地并入本文。
发明构思涉及一种半导体封装件，并且更具体地，涉及一种包括凸块结构的半导体封装件。
背景技术：
随着电子工业的快速发展和用户的需要增长，电子设备正变得更紧凑且多功能。因此，电子设备中使用的半导体器件(例如，半导体芯片)的小型化和多功能化的必要性也在增加。具有精细间距的连接端子的半导体器件是必需的，并且需要具有精细尺寸的连接端子(例如，凸块结构)以将高容量半导体器件安装在半导体封装件的有限结构中。另外，包括在半导体封装件中的凸块结构之间的距离在持续地减小。
技术实现要素：
一些发明构思提供了半导体封装件的示例，在所述半导体封装件中，具有凹陷结构的凸块焊盘位于凸块结构下方，以改进电气特性和可靠性。
发明构思的各方面不应当受以上描述限制，并且本领域的普通技术人员将从本文描述的示例实施例中清楚地理解其他未提及的方面。
根据发明构思的一个方面，一种半导体封装件包括：第一衬底，所述第一衬底具有第一表面并包括第一电极；第一凸块焊盘，所述第一凸块焊盘位于所述第一衬底的所述第一表面上；第二衬底，所述第二衬底具有面对所述第一衬底的所述第一表面的第二表面；第二凸块焊盘和邻近的第二凸块焊盘，所述第二凸块焊盘和所述邻近的第二凸块焊盘位于所述第二衬底的所述第二表面上；以及凸块结构。所述第一凸块焊盘连接到所述第一电极。所述第二衬底包括第二电极。所述第二凸块焊盘具有从所述第二凸块焊盘的侧表面朝向所述第二凸块焊盘的中心凹陷的凹陷结构。所述第二凸块焊盘连接到所述第二电极。所述邻近的第二凸块焊盘邻近所述第二凸块焊盘并包括凹陷结构。所述邻近的第二凸块焊盘的所述凹陷结构与所述第二凸块焊盘的所述凹陷结构在不同的方向上定向。所述凸块结构接触所述第一凸块焊盘和所述第二凸块焊盘。所述凸块结构具有突出通过所述第二凸块焊盘的凹陷结构的部分。
根据本发明构思的另一方面，一种半导体封装件包括：第一衬底，所述第一衬底具有第一表面；第一凸块焊盘，所述第一凸块焊盘位于所述第一衬底的所述第一表面上；第二衬底，所述第二衬底具有与所述第一衬底的所述第一表面相对定位的第二表面；第二凸块焊盘和邻近的第二凸块焊盘，所述第二凸块焊盘和所述邻近的第二凸块焊盘位于所述第二衬底的所述第二表面上；以及凸块结构。所述第二凸块焊盘具有两个凹陷结构，所述两个凹陷结构各自从所述第二凸块焊盘的侧表面朝向所述第二凸块焊盘的中心凹陷。所述邻近的第二凸块焊盘邻近所述第二凸块焊盘并包括两个凹陷结构。沿着所述第二凸块焊盘的所述两个凹陷结构延伸的第一虚拟线垂直于沿着所述邻近的第二凸块焊盘的所述两个凹陷结构延伸的第二虚拟线。所述凸块结构接触所述第一凸块焊盘和所述第二凸块焊盘。
根据本发明构思的另一方面，一种半导体封装件包括：第一衬底，所述第一衬底具有第一表面并包括第一贯通电极；第一凸块焊盘，所述第一凸块焊盘位于所述第一衬底的所述第一表面上；第二衬底，所述第二衬底具有与所述第一衬底的所述第一表面相对定位的第二表面；第二凸块焊盘和邻近的第二凸块焊盘，所述第二凸块焊盘和所述邻近的第二凸块焊盘位于所述第二衬底的所述第二表面上；以及凸块结构，所述凸块结构接触所述第一凸块焊盘和所述第二凸块焊盘。所述第一凸块焊盘连接到所述第一贯通电极。所述第二衬底包括第二贯通电极和其他第二贯通电极。所述第二凸块焊盘具有从所述第二凸块焊盘的侧表面朝向所述第二凸块焊盘的中心凹陷的凹陷结构。所述第二凸块焊盘连接到所述第二贯通电极。所述邻近的第二凸块焊盘邻近所述第二凸块焊盘并包括凹陷结构。所述邻近的第二凸块焊盘的所述凹陷结构与所述第二凸块焊盘的所述凹陷结构在不同的方向上定向。所述邻近的第二凸块焊盘中的对应一个邻近的第二凸块焊盘连接到所述其他第二贯通电极中的至少两个其他第二贯通电极。
附图说明
从结合附图的以下详细描述中，将更清楚地理解发明构思的实施例，在附图中：
图1a至图1c是根据实施例的半导体封装件的图；
图2a至图2c是根据实施例的半导体封装件的图；
图3a和图3b是根据实施例的半导体封装件的图；
图4是根据实施例的半导体封装件的截面图；
图5是根据实施例的半导体封装件的截面图；
图6是根据实施例的制造半导体封装件的方法的流程图；
图7a至图7f是示出了根据实施例的制造半导体封装件的方法的工艺顺序的图；
图8是根据实施例的包括半导体封装件的半导体模块的俯视图；以及
图9是根据实施例的半导体封装件的系统的结构图。
具体实施方式
为了便于描述，可以在本文中使用空间相对术语，诸如“在...之下”、“在...下方”、“下”、“在...上方”、“上”等，以描述如图中示出的一个元素或特征与另一元素或特征的关系。应理解的是，除了各图中描绘的定向之外，空间相对术语还旨在包含器件在使用或操作中的不同定向。例如，如果各图中的器件被翻转，则被描述为“在”其他元素或特征“下方”或“之下”的元素然后将被定向为“在”其他元素或特征“上方”。因此，术语“在…下方”可包含“在…上方”和“在…下方”两者的定向。器件可以以其他方式定向(旋转90度或在其他定向上)，并且相应地解释本文使用的空间相对描述语。
在下文中，将参考附图详细地描述实施例。
图1a至图1c是根据实施例的半导体封装件10的图。
具体地，图1a是半导体封装件10的截面图，图1b示出了图1a的区域b的放大截面图(左)和放大俯视图(右)，图1c是示出了半导体封装件10的第二凸块焊盘260的特性的透视图。凸块结构bs1在图1c中被示为透明的。
参考图1a至图1c，半导体封装件10可以包括具有第一凸块焊盘130的第一衬底101、具有第二凸块焊盘260的第二衬底201以及分别与第一凸块焊盘130和第二凸块焊盘260接触的凸块结构bs1。
包括在半导体封装件10中的第一半导体器件100和第二半导体器件200中的每一个均可以包括逻辑芯片或存储器芯片。例如，第一半导体器件100和第二半导体器件200可以包括相同类型的存储器芯片。或者，第一半导体器件100和第二半导体器件200中的一个可以包括存储器芯片，而其另一个可以包括逻辑芯片。
存储器芯片可以包括例如易失性存储器芯片，诸如动态随机存取存储器(dram)芯片或静态ram(sram)芯片，或非易失性存储器芯片，诸如相变ram(pram)芯片、磁阻ram(mram)芯片、铁电ram(feram)芯片或电阻式ram(rram)芯片。另外，逻辑芯片可以包括例如微处理器(mp)、模拟器件或数字信号处理器(dsp)。
第一半导体器件100可以包括第一衬底101、第一半导体器件层110、第一互连层120、第一凸块焊盘130和第一贯通电极150。
可以为半导体衬底的第一衬底101可以包括彼此相对的顶表面101t和底表面101b。底表面101b可以被称为第一表面。第一衬底101可以包括形成在第一表面101b上的第一半导体器件层110和通过第一衬底101而形成的第一贯通电极150。
第一衬底101可以包括硅晶片，所述硅晶片包括硅(si)，例如结晶硅、多晶硅或非晶硅。或者，第一衬底101可以包括半导体元素(例如，锗(ge))或化合物半导体(例如，碳化硅(sic)、砷化镓(gaas)、砷化铟(inas)和磷化铟(inp))。另外，第一衬底101可以具有绝缘体上硅(soi)结构。例如，第一衬底101可以包括掩埋氧化物(box)层。第一衬底101可以包括导电区域，例如，掺杂阱或掺杂结构。另外，第一衬底101可以具有各种器件隔离结构，诸如浅沟槽隔离(sti)结构。
第一半导体器件层110可以包括被构造为将多个半导体器件连接到形成在第一衬底101上的其他互连件的第一互连层120。第一互连层120均可以包括金属互连层和过孔插塞。例如，第一互连层120均可以具有多层结构，在多层结构中，至少两个金属互连层和至少两个过孔插塞交替地堆叠。
第一凸块焊盘130可以位于第一半导体器件层110上并且电连接到第一半导体器件层110中的第一互连层120。第一凸块焊盘130可以通过第一互连层120电连接到第一贯通电极150。第一凸块焊盘130也可以被认为是在第一半导体器件层110上，而不管像第一互连层120这样的中间结构的存在。第一凸块焊盘130可以包括导电金属，例如铝(al)、铜(cu)、镍(ni)、钨(w)、铂(pt)和金(au)中的至少一种，但是不限于此。
尽管未示出，然而下钝化层可以形成在第一半导体器件层110上以保护形成在第一半导体器件层110中的第一互连层120和位于其下方的其他结构免受外部冲击或湿气。下钝化层可以使第一凸块焊盘130的顶表面暴露。
第一贯通电极150可以穿过第一衬底101并且从第一衬底101的顶表面101t延伸到第一衬底101的第一表面101b。第一贯通电极150可以连接到第一半导体器件层110中的第一互连层120。第一凸块焊盘130可以形成在第一半导体器件层110上并且通过第一互连层120电连接到第一贯通电极150。每个第一贯通电极150的至少一部分可以具有柱状形状。第一贯通电极150均可以包括贯穿硅通路(tsv)。
尽管未示出，但是第一上焊盘可以形成在第一衬底101的顶表面101t上并且电连接到第一贯通电极150。第一上焊盘可以包括与第一凸块焊盘130大致相同的材料。在一些实施例中，第一衬底101的第一上焊盘可以与第二衬底201的第二凸块焊盘260大致相同，将在下面对此进行描述。
尽管未示出，但是上钝化层可以形成在第一衬底101的顶表面101t上并且围绕每个第一贯通电极150的侧表面的一部分。在一些实施例中，第一衬底101的上钝化层可以与第二衬底201的上钝化层240大致相同，将在下面对此进行描述。
凸块结构bs1可以与第一凸块焊盘130接触。经由凸块结构bs1，第一半导体器件100可以从外部接收用于第一半导体器件100的操作的控制信号、电力信号和接地信号中的至少一种，接收要存储在第一半导体器件100中的数据信号，或者将存储在第一半导体器件100中的数据提供到外部。例如，每个凸块结构bs1可以具有柱状结构、球结构或焊料层。例如，每个凸块结构bs1可以具有柱状结构、球结构或焊料层。
第二半导体器件200可以被定位为使得第二半导体器件200的顶表面201t面对第一半导体器件100的第一表面101b。顶表面201t可以被称为第二表面。第二半导体器件200可以通过第一半导体器件100与第二半导体器件200之间的凸块结构bs1电连接到第一半导体器件100。
另外，粘附膜f1可以位于第一半导体器件100的第一表面101b与第二半导体器件200的第二表面201t之间并且将第二半导体器件200粘附到第一半导体器件100。如图1a中所示，粘附膜f1可以与第一半导体器件100和第二半导体器件200直接接触并且围绕凸块结构bs1。粘附膜f1可以包括芯片贴附膜(die-attachfilm，daf)。daf可以是无机粘合剂和聚合物粘合剂。聚合物粘合剂可以包括一种或更多种热固性树脂和/或热塑性树脂或者可以是通过将热固性树脂与热塑性树脂混合而获得的混合型粘合剂。
第二半导体器件200可以包括第二衬底201、第二半导体器件层210、第二互连层220、第二下焊盘230、第二贯通电极250和第二凸块焊盘260。因为第二半导体器件200具有与第一半导体器件100的特性大致相同的特性，所以将主要描述第一半导体器件100与第二半导体器件200之间的差异。
第二半导体器件层210可以是第二半导体器件200的底表面201b。第二下焊盘230可以位于第二半导体器件层210上并且电连接到第二半导体器件层210中的第二互连层220。第二下焊盘230可以通过第二互连层220电连接到第二贯通电极250。第二下焊盘230可以包括与第一凸块焊盘130大致相同的材料。
第二凸块结构bs2可以与第二下焊盘230接触。第二凸块结构bs2可以将半导体封装件10电连接到外部基础衬底(未示出)。经由第二凸块结构bs2，第二半导体器件200可以从半导体器件200外部接收用于第二半导体器件200的操作的控制信号、电力信号、接地信号中的至少一种，接收要存储在第二半导体器件200中的数据信号，或者将存储在第二半导体器件200中的数据提供到第二半导体器件200外部。例如，每个第二凸块结构bs2可以具有柱状结构、球结构或焊料层。
第二凸块焊盘260可以位于第二衬底201的第二表面201t上并且电连接到第二贯通电极250。第二凸块焊盘260可以包括与第一凸块焊盘130大致相同的材料。
每个第二凸块焊盘260可以包括第一导电层261、第二导电层263和第三导电层265。第一导电层261、第二导电层263和第三导电层265中的一个可以具有与其剩余层不同的厚度。另外，第一导电层261、第二导电层263和第三导电层265可以包括分别不同的材料，或者仅第二导电层263可以包括与第一导电层261和第三导电层265不同的材料。
此外，每个第二凸块焊盘260可以具有凹陷结构260r，凹陷结构260r从第二凸块焊盘260的侧表面朝向其中心凹陷。在一些实施例中，邻近的第二凸块焊盘260的凹陷结构260r可以在不同的方向上定位和/或定向。另外，由于凹陷结构260r，第二贯通电极250的顶表面的一部分可以被第二凸块焊盘260暴露。
例如，邻近的第二凸块焊盘260的凹陷结构260r可以定位和/或定向为彼此呈90°、180°或270°的旋转角度。在一些实施例中，凹陷结构260r均可以包括以直角邻接的三个侧壁260s。从上方看，第一凸块焊盘130可以具有圆形形状，而第二凸块焊盘260可以具有多边形形状。
如上所述，凸块结构bs1可以与第一凸块焊盘130和第二凸块焊盘260接触，并且各自具有突出通过凹陷结构260r的部分。凸块结构bs1可以分别填充第二凸块焊盘260的凹陷结构260r。因此，第二贯通电极250的顶表面的被第二凸块焊盘260暴露的部分可以与凸块结构bs1直接接触并且电连接到凸块结构bs1。
上钝化层240可以形成在第二衬底201的第二表面201t上并且围绕第二贯通电极250的侧表面的一部分。上钝化层240可以包括第一绝缘层241、第二绝缘层243和第三绝缘层245。第一绝缘层241、第二绝缘层243和第三绝缘层245中的至少一个可以包括蚀刻停止膜。第一绝缘层241、第二绝缘层243和第三绝缘层245中的一个可以具有与其剩余绝缘层不同的厚度。另外，第一绝缘层241、第二绝缘层243和第三绝缘层245可以分别包括不同的材料，或者仅第二绝缘层243可以包括与第一绝缘层241和第三绝缘层245不同的材料。
在这里，通过将上钝化层240用作蚀刻停止层，上钝化层240的顶表面可以处于与第二贯通电极250的顶表面大致相同的水平。
近年来，电子设备中使用的半导体封装件已被要求随着小型化和轻量化而具有高性能和大容量。为了随着小型化和轻量化而实现高性能和大容量，一直在持续地进行对包括贯通电极的半导体芯片和堆叠有半导体芯片的半导体封装件的研究和开发。
由于在结构上减小了半导体芯片的厚度以实现堆叠有半导体芯片的半导体封装件的小型化和轻量化，所以包括在半导体封装件中的凸块结构之间的距离也在持续地减小以使得能实现半导体芯片的均匀粘合和具有精细尺寸的凸块结构的结合，并且在堆叠半导体芯片的过程中获得焊料润湿性、电气可靠性和结构可靠性。
在典型的半导体封装件的制造工艺中，在利用上半导体芯片与下半导体芯片之间的凸块结构来在压力下将彼此面对的上半导体芯片和下半导体芯片彼此结合的工艺期间，当向凸块焊盘的周边突出的凸块结构的数量过多时，邻近的凸块结构的突出部可能彼此结合以引起短路。结果，可能引起半导体封装件的质量劣化。
为了最小化或者防止半导体封装件10的质量劣化，具有凹陷结构260r的第二凸块焊盘260可以在凸块结构bs1下方。因此，即使在压缩条件(诸如第一衬底101与第二衬底201之间的过度按压和/或未对准)下，可以通过凹陷结构260r在期望的(和/或可替代地预定的)方向上引导凸块结构bs1突出的方向。以上述方式，可以提前限制和/或防止邻近的凸块结构bs1的突出部彼此结合的现象，因此，可以限制和/或防止诸如短路的故障。结果，可以改进半导体封装件10的电气特性和可靠性。
图2a至图2c是根据实施例的半导体封装件20的图。
下面将描述的半导体封装件20的大多数组件以及这些组件的材料可以与在上面参考图1a至图1c所描述的那些大致相同或类似。因此，为了简洁，将主要描述半导体封装件20与上述半导体封装件(参考图1a中的10)之间的差异。
具体地，图2a是半导体封装件20的截面图，图2b示出了图2a的区域bb的放大截面图(左)和放大俯视图(右)，图2c是示出了半导体封装件20的第二凸块焊盘270的特性的透视图。为了清楚，在图2c中透明地示出了凸块结构bs1。
参考图2a至图2c，半导体封装件20可以包括具有第一凸块焊盘130的第一衬底101、具有第二凸块焊盘270的第二衬底201以及与第一凸块焊盘130和第二凸块焊盘270接触的凸块结构bs1。
每个第二凸块焊盘270可以包括第一导电层271、第二导电层273和第三导电层275。第一导电层271、第二导电层273和第三导电层275中的一个可以具有与其剩余导电层不同的厚度。另外，第一导电层271、第二导电层273和第三导电层275可以包括分别不同的材料，或者仅第二导电层273可以包括与第一导电层271和第三导电层275不同的材料。
此外，每个第二凸块焊盘270可以具有两个凹陷结构270r，所述两个凹陷结构270r从第二凸块焊盘270的侧表面朝向其中心凹陷。在一些实施例中，邻近的第二凸块焊盘270中的一个凸块焊盘的两个凹陷结构270r可以与另一个第二凸块焊盘270的两个凹陷结构270r在不同的方向上定位和/或定向。另外，由于两个凹陷结构270r，每个第二贯通电极250的顶表面的一部分可以被第二凸块焊盘270暴露。
具体地，每个第二凸块焊盘270的两个凹陷结构270r可以朝向第二凸块焊盘270的中心彼此面对。因此，沿着一个第二凸块焊盘270的两个凹陷结构270r延伸的第一虚拟线270l1可以垂直于与其相邻定位的另一第二凸块焊盘270的两个凹陷结构270r延伸的第二虚拟线270l2。在一些实施例中，两个凹陷结构270r均可以包括以直角邻接的三个侧壁270s。从上方看，第一凸块焊盘130可以具有圆形形状，而第二凸块焊盘270可以具有h形状。
第二凸块焊盘270的凹陷结构的数量不限于此。例如，每个第二凸块焊盘270可以具有至少三个凹陷结构，因此，可以改变第二凸块焊盘270的形状。
如上所述，凸块结构bs1可以分别与第一凸块焊盘130和第二凸块焊盘270接触，并且各自具有通过两个凹陷结构270r突出的两个部分。每个凸块结构bs1可以填充第二凸块焊盘270的两个凹陷结构270r。因此，每个第二贯通电极250的顶表面的被第二凸块焊盘270暴露的部分可以与凸块结构bs1直接接触并且电连接到凸块结构bs1。
图3a和图3b是根据实施例的半导体封装件30的图。
下面将描述的半导体封装件30的大多数组件以及这些组件的材料可以与在上面参考图1a至图1c所描述的那些大致相同或类似。因此，为了简洁，将主要描述半导体封装件30与上述半导体封装件(参见图1a中的10)之间的差异。
具体地，图3a是半导体封装件30的截面图，图3b示出了图3a的部分bbb的放大截面图(左)和放大俯视图(右)。
参考图3a和图3b，半导体封装件30可以包括具有第一凸块焊盘130的第一衬底101、具有第二凸块焊盘270的第二衬底201以及与第一凸块焊盘130和第二凸块焊盘270接触的凸块结构bs1。
每个第二凸块焊盘270可以具有至少一个凹陷结构270r，所述至少一个凹陷结构270r从第二凸块焊盘270的侧表面朝向其中心凹陷。在一些实施例中，邻近的第二凸块焊盘270的凹陷结构270r可以在不同的方向上定位和/或定向。
一个第二凸块焊盘270可以连接到两个第二贯通电极252和254。两个第二贯通电极252和254可以穿过第二衬底201并且从第二衬底201的第二表面201t朝向其底表面201b延伸。两个第二贯通电极252和254均可以连接到包括在第二半导体器件层210中的第二互连层220。第二下焊盘230可以形成在第二半导体器件层210上并且通过第二互连层220电连接到两个第二贯通电极252和254。尽管示例性地示出了两个第二贯通电极252和254，但是第二贯通电极的数量不限于此。例如，可以堆叠至少三个第二贯通电极。
另外，由于凹陷结构270r的定向，两个第二贯通电极252和254的顶表面的一部分可以未被第二凸块焊盘270暴露。换句话说，两个第二贯通电极252和254的所有顶表面可以被第二凸块焊盘270覆盖，并且凸块结构bs1可以不与两个第二贯通电极252和254直接接触。
半导体封装件30可以是高带宽存储器(hbm)。hbm可以包括具有接口的多个通道，所述多个通道彼此独立，并且具有增加的带宽。因此，hbm可以包括相对增加的贯通电极。例如，包括在hbm中的核心裸片均可以包括两个通道，所述两个通道分别对应于两个第二贯通电极252和254。然而，发明构思不限于此。
图4是根据实施例的半导体封装件40的截面图。
下面将描述的半导体封装件40的大多数组件以及这些组件的材料可以与在上面参考图1a至图1c所描述的那些大致相同或类似。因此，为了简洁，将主要描述半导体封装件40和上述半导体封装件(参考图1a中的10)之间的差异。
参考图4，半导体封装件40可以包括具有第一凸块焊盘130的第一衬底101、具有第二凸块焊盘260的第二衬底201以及具有第三凸块焊盘360的第三衬底301。
包括在半导体封装件40中的第一半导体器件100、第二半导体器件200和第三半导体器件300均可以包括逻辑芯片或存储器芯片。例如，第一半导体器件100、第二半导体器件200和第三半导体器件300可以包括相同类型的存储器芯片。或者，第一半导体器件100、第二半导体器件200和第三半导体器件300中的一些可以包括存储器芯片，并且其他一些可以包括逻辑芯片。
尽管图4仅示出了堆叠在半导体封装件40中的第一半导体器件100、第二半导体器件200和第三半导体器件300，但是堆叠在半导体封装件40中的半导体器件的数量不限于此。例如，可以在半导体封装件40中堆叠至少四个半导体器件。
第一半导体器件100可以包括第一衬底101、第一半导体器件层110、第一互连层120和第一凸块焊盘130。与第二半导体器件200和第三半导体器件300不同，第一半导体器件100可以不包括贯通电极。与第二半导体器件200和第三半导体器件300不同，第一半导体器件100可以不包括贯通电极。
第三半导体器件300可以包括第三衬底301、第三半导体器件层310、第三互连层320、第三下焊盘330、第三贯通电极350和第三凸块焊盘360。第三半导体器件300可以具有与第二半导体器件200的那些特性大致相同的特性。
第三半导体器件300可以被定位为使得第三半导体器件300的顶表面301t面对第二半导体器件200的底表面201b。第三半导体器件300可以通过第二半导体器件200与第三半导体器件300之间的第二凸块结构bs2电连接到第二半导体器件200。
另外，第二粘附膜f2可以位于第二半导体器件200的底表面201b与第三半导体器件300的顶表面301t之间并且将第三半导体器件300粘附到第二半导体器件200。如图4中所示，第二粘附膜f2可以与第二半导体器件200和第三半导体器件300直接接触并且围绕第二凸块结构bs2。第二粘附膜f2可以与粘附膜f1大致相同。
第三凸块结构bs3可以分别与第三下焊盘330接触。第三凸块结构bs3可以将半导体封装件40电连接到外部基础衬底(未示出)。经由第三凸块结构bs3，第三半导体器件300可以从半导体封装件外部接收用于第三半导体器件300的操作的控制信号、电力信号、接地信号中的至少一种，接收要存储在第三半导体器件300中的数据信号，或者将存储在第三半导体器件300中的数据提供到半导体封装件外部。第三凸块结构bs3均可以具有柱状结构、球结构或焊料层。
每个第三凸块焊盘360可以具有凹陷结构360r，凹陷结构360r从第三凸块焊盘360的侧表面朝向其中心凹陷。在一些实施例中，邻近的第三凸块焊盘360的凹陷结构360r可以在不同的方向上定位和/或定向。另外，由于凹陷结构360r，第三贯通电极350的顶表面的一部分可以被第三凸块焊盘360暴露。
如上所述，第二凸块结构bs2可以分别与第二下焊盘230和第三凸块焊盘360接触，并且各自具有通过凹陷结构360r突出的一部分。第二凸块结构bs2可以分别填充第三凸块焊盘360的凹陷结构360r。因此，第三贯通电极350的顶表面的被第三凸块焊盘360暴露的部分可以与第二凸块结构bs2直接接触并且电连接到第二凸块结构bs2。另外，第二凸块结构bs2可以连接到两个第二贯通电极(图3a和图3b的252和254)。
图5是根据实施例的半导体封装件50的截面图。
下面将描述的半导体封装件50的大多数组件以及这些组件的材料可以与在上面参考图1a至图1c所描述的那些大致相同或类似。因此，为了简洁，将主要描述半导体封装件50与上述半导体封装件(参见图1a中的10)之间的差异。
参考图5，半导体封装件50可以包括具有第一凸块焊盘130的第一衬底101、具有第二凸块焊盘460的封装衬底400以及分别与第一凸块焊盘130和第二凸块焊盘460接触的凸块结构bs1。
作为支撑衬底的封装衬底400可以包括主体单元401、上保护层和下保护层。可以基于印刷电路板(pcb)、晶片衬底、陶瓷衬底或玻璃衬底来形成封装衬底400。在根据该实施例的半导体封装件50中，封装衬底400可以包括pcb。
另外，互连件420可以形成在封装衬底400上。互连件420可以通过连接到形成在封装衬底400的顶表面401t上的第二凸块焊盘460的凸块结构bs1电连接到第一半导体器件100。
每个第二凸块焊盘460可以具有凹陷结构460r，凹陷结构460r从第二凸块焊盘460的侧表面朝向其中心凹陷。在一些实施例中，邻近的第二凸块焊盘460的凹陷结构460r可以在不同的方向上定位和/或定向。
外部连接端子bs4可以位于定位在封装衬底400的底表面401b上的下电极焊盘430上。半导体封装件50可以通过外部连接端子bs4电连接到电子产品的模块衬底或系统板并且安装在电子产品的模块衬底或系统板上。
具体地，具有单层或多层结构的互连件420可以形成在主体单元401中，并且外部连接端子bs4可以通过互连件420电连接到第一半导体器件100。上保护层和下保护层可以保护主体单元401，并且包括例如阻焊剂。
当封装衬底400包括pcb时，主体单元401的形成可以通常包括通过以下步骤来形成薄膜：将聚合物材料(例如，热固性树脂)、环氧基树脂(例如，阻燃剂4(fr-4)、双马来酰亚胺三嗪(bt)和味之素
pcb可以是互连件420形成在仅一个表面上的单面pcb和互连件420形成在两个表面上的双面pcb。另外，可以使用像预浸料这样的绝缘体来形成至少三个铜箔层，并且可以根据形成的铜箔层数来形成至少三个互连件420。因此，可以实现具有多层结构的pcb。然而，封装衬底400不限于pcb的上述结构或材料。
模塑构件mb可以保护第一半导体器件100免受外部影响，诸如污染和冲击。为了执行上述功能，可以将模塑构件mb形成至完全覆盖至少第一半导体器件100的厚度。因为模塑构件mb完全覆盖封装衬底400，所以模塑构件mb的宽度可以大致等于半导体封装件50的宽度。
此外，模塑构件mb可以包括例如环氧模塑化合物(emc)。然而，模塑构件mb不限于emc，并且可以包括各种材料，例如，环氧基材料、热固性材料、热塑性材料或紫外线(uv)处理材料。
底部填充物uf可以形成在第一半导体器件100与封装衬底400之间。在第一半导体器件100与封装衬底400之间可能形成间隙。因为该间隙可能引起第一半导体器件100与封装衬底400之间的连接的可靠性问题，所以可以注入底部填充物uf以加强第一半导体器件100与封装衬底400之间的连接。在一些情况下，可以省略底部填充物uf，并且代替底部填充物uf，可以采用模塑底部填充(muf)工艺。
图6是根据实施例的制造半导体封装件的方法的流程图。
参考图6，制造半导体封装件的方法s10可以包括定位与下衬底同义的第二衬底的第一操作(s110)、在第二衬底上形成掩模图案的第二操作(s120)、在第二衬底上形成第二凸块焊盘的第三操作(s130)、从第二衬底去除掩模图案的第四操作(s140)、将粘附膜粘附到第二衬底的第五操作(s150)以及使用凸块结构来将第一衬底(例如，上衬底)连接到第二衬底的第六操作(s160)。
制造半导体封装件的方法s10可以包括上述操作s110至s160。当可以以其他方式具体实现一些实施例时，可以以其他方式执行本文描述的相应的工艺操作。例如，可以大致同时或者以相反的次序执行以顺序次序描述的两个工艺操作。
将在下面参考图7a至图7f详细地描述第一操作s110至第六操作s160中的每个操作的技术特性。
图7a至图7f是示出了根据实施例的制造半导体封装件的方法的过工艺顺序的图。
参考图7a，可以制备第二半导体器件200。半导体器件200可以包括第二贯通电极250，第二贯通电极250能够将形成在第二衬底201上的第二半导体器件层210的集成电路(ic)功能扩展到外部。
第二半导体器件200可以包括多个第二贯通电极250。通常，形成第二贯通电极250的方法可以是先通孔方法、中通孔方法和后通孔方法。先通孔方法可以指在形成半导体器件的ic之前形成第二贯通电极250的方法。中通孔方法可以指在形成半导体器件的ic之后并且在形成互连层之前形成第二贯通电极250的方法。后通孔方法可以指在形成互连层之后形成第二贯通电极250的方法。
例如，在后通孔方法中，可以在第二衬底201的底表面201b上形成第二半导体器件层210和第二互连层220，并且第二贯通电极250可以被形成为从第二衬底201的顶表面201t穿过第二衬底201到第二衬底201的底表面201b。
参考图7b，可以在第二衬底201的第二表面201t上形成掩模图案m1。
可以使用光刻工艺和显影工艺来在第二衬底201的第二表面201t上形成掩模图案m1。可以将掩模图案m1形成为使第二贯通电极250的一部分和上钝化层240的一部分暴露的图案。
第二表面201t的被掩模图案m1暴露的区域可以对应于在后续工艺中与第二凸块焊盘(图7c中的260)直接接触的区域。
参考图7c，可以在第二衬底201的顶表面上形成第二凸块焊盘260以填充掩模图案m1的孔m1h。
第二凸块焊盘260可以包括第一导电层261、第二导电层263和第三导电层265。可以使用像化学气相沉积(cvd)或物理气相沉积(pvd)这样的沉积工艺来形成第二凸块焊盘260，但是发明构思不限于此。
第二凸块焊盘260可以包括但不限于铝(al)、铜(cu)、镍(ni)、钨(w)、铂(pt)和金(au)中的至少一种。
第二凸块焊盘260可以与第二贯通电极250直接接触并且电连接到第二贯通电极250。
参考图7d，可以去除掩模图案(参考图7c中的m1)以形成具有凹陷结构260r的第二凸块焊盘260。
可以执行剥离工艺和/或灰化工艺以去除掩模图案(参考图7c中的m1)。
每个第二凸块焊盘260可以具有凹陷结构260r，凹陷结构260r从第二凸块焊盘260的侧表面朝向其中心凹陷。在一些实施例中，邻近的第二凸块焊盘260的凹陷结构260r可以在不同的方向上定位和/或定向。另外，由于凹陷结构260r，第二贯通电极250的顶表面的一部分可以被第二凸块焊盘260暴露。
参考图7e，可以形成粘附膜f1以完全覆盖第二衬底201的顶表面201t和第二凸块焊盘260。
如图7e中所示，粘附膜f1可以与第二半导体器件200直接接触并且围绕第二凸块焊盘260。粘附膜f1可以包括daf。
参考图7f，第一半导体器件100的第一表面101b可以被设置为在上压板500t与下支撑板500b之间与第二半导体器件200的顶表面201t相对。
由于施加到上压板500t的压力cp，第二半导体器件200可以使粘附膜f1移位，并且可以通过布置在第一半导体器件100与第二半导体器件200之间的凸块结构bs1来电连接到第一半导体器件100。
上压板500t可以连接到机器人臂(未示出)，并且下支撑板500b可以是台式的。因此，施加到第一半导体器件100和第二半导体器件200的压力可以根据上压板500t和下支撑板500b的布置和形状而变化。
返回参考图1a，在根据本实施例的半导体封装件10中，具有凹陷结构260r的第二凸块焊盘260可以设置在凸块结构bs1下方。因此，即使在压缩条件(诸如第一衬底101与第二衬底201之间的过度按压和/或未对准)下，也可以通过凹陷结构260r在期望的(和/或可替代地预定的)方向上引导凸块结构bs1突出的方向。因此，可以改进半导体封装件10的电气特性和可靠性。
图8是根据实施例的包括半导体封装件1020的半导体模块1000的俯视图。
参考图8，半导体模块1000可以包括模块衬底1010、安装在模块衬底1010上的多个半导体封装件1020和控制器芯片1030以及位于模块衬底1010的边缘上的缺口结构1040和端口1050。
模块衬底1010可以是在上面安装有多个半导体封装件1020和控制器芯片1030的支撑衬底。模块衬底1010可以是具有期望的(和/或可替代地预定的)形状因数的印刷电路板(pcb)。形状因数可以定义模块衬底1010的厚度以及上、下、左和右宽度。
多个半导体封装件1020可以包括根据参考图1a至图5所描述的实施例的半导体封装件10至50中的任何一种。多个半导体封装件1020可以通过包括在模块衬底1010中的互连件(未示出)电连接到端口1050。
控制器芯片1030可以控制多个半导体封装件1020。例如，控制器芯片1030可以响应于来自外部主机的命令而读取存储在多个半导体封装件1020中的数据或者将新数据编程到多个半导体封装件1020。
可以在半导体模块1000中包括至少一个缺口结构1040，使得可以将模块衬底1010安装在主板或系统板上并固定到主板或系统板。
端口1050可以包括多个引脚，并且可以基于被配置为与外部主机进行通信的接口协议来确定引脚的数量、尺寸和布置。多个引脚可以连接到包括在主板或系统板中的插口。
图9是根据实施例的半导体封装件的系统1100的构造图。
参考图9，系统1100可包括控制器1110、输入/输出(i/o)设备1120、存储器1130、接口1140和总线1150。
系统1100可以包括移动系统或被配置为发送或接收信息的系统。在一些实施例中，移动系统可以是便携式计算机、上网本、移动电话、数字音乐播放器或存储卡。
控制器1110可以被配置为控制系统1100中的执行程序并且包括mp、dsp、微控制器(mc)或与其类似的器件。
i/o设备1120可以用于向系统1100输入数据或者从系统1100输出数据。系统1100可以使用i/o设备1120连接到外部设备(例如，个人计算机(pc)或网络)并且与外部设备交换数据。i/o设备1120可以包括例如触摸板、键盘或显示设备。
存储器1130可以存储用于控制器1110的操作的数据或者存储由控制器1110处理的数据。存储器1130可以包括根据参考图1a至图5所描述的实施例的半导体封装件10至50中的任何一种。
接口1140可以是系统1100与外部设备之间的数据传输路径。控制器1110、i/o设备1120、存储器1130和接口1140可以通过总线1150彼此通信。
虽然已参考发明构思的实施例具体示出并描述了发明构思，但是应理解的是，在不脱离所附权利要求的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。
- 还没有人留言评论。精彩留言会获得点赞！