发明还提供另一实施例二:
[0109]本实施例的步骤SI到步骤S7与实施例一相同。参考图6，本实施例二与上述实施例一的区别在于:
[0110]在形成第二应力层的步骤中，去除所述第一伪栅110后，采用离子掺杂的方法，在衬底第一应力层102a以及102b之间的部分中形成掺杂区域，用于形成所述第二应力层104。
[0111]在本实施例中，由于在之前的步骤中形成的第一应力层102a以及102b为锗硅应力层，为了使形成的第二应力层104用于提供与第一应力层102a以及102b不同的应力，采用碳作为掺杂离子，以形成碳化硅材料的第二应力层104。
[0112]需要说明的是，本发明对掺杂方法不做限定。
[0113]此外，参见图7，本发明还提供一种晶体管，包括:
[0114]衬底200;
[0115]分别设于所述衬底200中的至少两个第一应力层202a以及202b ；
[0116]设于所述第一应力层202a以及202b之间的第二应力层204，所述第二应力层104提供的应力类型与所述第一应力层202a以及202b提供的应力类型相反；
[0117]形成于所述第二应力层204的源区或者漏区；
[0118]设于所述衬底200上的栅极结构220，所述栅极结构220与所述第一应力层202a以及202b的位置相对应；其中，所述栅极结构220包括:位于衬底200上的高k介质层、位于高k介质层上的金属栅极(图中未标出)和位于高k介质层和金属栅极侧壁上的侧墙212。
[0119]需要说明的是，所述侧墙212的形状较为完整，侧墙212的表面与栅极结构220的表面齐平。
[0120]在本实施例中以NMOS器件为例，所述第一应力层202a以及202b为锗硅应力层，所述第二应力层204为碳化硅应力层。
[0121]由于第一应力层202a以及202b提供的应力与第二应力层204所提供的应力类型相反，所述第一应力层202a以及202b与第二应力层204对NMOS器件的沟道区产生的总应力大小相较于现有的NMOS器件有一定程度的增加，所述NMOS器件的沟道区域内的电子迁移率得到提升。
[0122]需要说明的是，所述晶体管结构可以但不限于采用上述的制作方法得到。
[0123]还需要说明的是，上述实施例以NMOS器件为例进行说明，但是本发明对此不作限制，在其他实施例中，所述晶体管还可以是PMOS器件，相应的，衬底为硅，位于沟道区域的第一应力层为碳化硅，位于源区或漏区位置处的第二应力层为硅锗。所述第一应力层和第二应力层相结合提高PMOS器件沟道区域的压应力大小，本领域技术人员可以根据上述实施例对本发明进行相应的修改、替换和变形。
[0124]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种晶体管的制作方法，其特征在于，包括: 提供衬底， 在所述衬底上形成第一伪栅和位于所述第一伪栅侧壁上的第一侧墙； 以所述第一侧墙为掩模，分别在所述第一伪栅两侧的衬底中形成第一沟槽； 在所述第一伪栅两侧的第一沟槽中分别形成第一应力层； 去除所述第一侧墙，并在所述第一伪栅的侧壁形成第二侧墙； 在所述第二侧墙露出的所述第一应力层上形成第二伪栅； 去除所述第一伪栅，露出所述衬底在第一应力层之间的部分； 在所述衬底在第一应力层之间的部分中形成第二应力层，所述第二应力层 提供的应力与所述第一应力层提供的应力类型相反； 在所述第二应力层中形成源区或者漏区。
2.如权利要求1所述的制作方法，其特征在于，在提供衬底的步骤中，所述衬底为硅衬 。
3.如权利要求1所述的制作方法，其特征在于，在形成第一伪栅的步骤中，所述第一伪栅米用娃作为材料。
4.如权利要求1所述的制作方法，其特征在于，在形成第一侧墙的步骤中，所述第一侧墙为氮化硅侧墙或者氧化硅侧墙。
5.如权利要求1所述的制作方法，其特征在于，在形成第一沟槽的步骤中，所述第一沟槽为Σ型沟槽。
6.如权利要求5所述的制作方法，其特征在于，采用干法蚀刻以及湿法蚀刻形成所述Σ型沟槽。
7.如权利要求6所述的制作方法，其特征在于，所述湿法蚀刻采用四甲基氢氧化铵作为蚀刻剂。
8.如权利要求1所述的制作方法，其特征在于，在形成第一应力层的步骤中，采用选择性外延生长的方式形成所述第一应力层。
9.如权利要求1所述的制作方法，其特征在于，在形成第二侧墙的步骤中，所述第二侧墙为氮化硅或者氧化硅侧墙。
10.如权利要求1所述的制作方法，其特征在于，在形成第二伪栅的步骤中，所述第二伪栅采用硅作为材料。
11.如权利要求1所述的制作方法，其特征在于，在形成第二伪栅的步骤中，采用选择性外延生长的方式形成所述第二伪栅。
12.如权利要求1所述的制作方法，其特征在于，在去除第一伪栅的步骤中，采用选择性蚀刻的方法去除所述第一伪栅。
13.如权利要求1所述的制作方法，其特征在于，形成第二应力层的步骤包括: 去除所述衬底在第一应力层之间的部分，以形成第二沟槽； 在所述第二沟槽中形成所述第二应力层。
14.如权利要求13所述的制作方法，其特征在于，采用选择性蚀刻的方法去除所述衬 。
15.如权利要求13所述的制作方法，其特征在于，在形成第二应力层的步骤中，采用选择性外延生长的方式形成所述第二应力层。
16.如权利要求1所述的制作方法，其特征在于，形成第二应力的步骤包括:对所述衬底在第一应力层之间的部分进行离子掺杂，以在衬底中形成掺杂区域，所述掺杂区域为所述第二应力层。
17.如权利要求16所述的制作方法，其特征在于，所述晶体管为NMOS，所述衬底为硅衬底，采用碳离子进行离子掺杂，以形成碳化硅材料的第二应力层。
18.如权利要求1所述的制作方法，其特征在于，在形成第一应力层的步骤中，所述第一应力层为锗硅应力层；在形成第二应力层的步骤中，所述第二应力层为碳化硅应力层。
19.一种晶体管，其特征在于，包括: 衬底； 分别设于所述衬底中的至少两个第一应力层； 设于所述第一应力层之间的第二应力层，所述第二应力层提供的应力与所述第一应力层提供的应力类型相反； 形成于所述第二应力层的源区或者漏区； 设于所述衬底上的栅极结构，所述栅极结构与所述第一应力层的位置相对应。
20.如权利要求19所述的晶体管，其特征在于，所述第一应力层为锗硅应力层，所述第二应力层为碳化硅应力层。
【专利摘要】一种晶体管的制作方法，包括：提供衬底，在衬底上形成第一伪栅和第一侧墙；形成第一沟槽；在第一沟槽中形成第一应力层；去除第一侧墙，在第一伪栅的侧壁形成第二侧墙；在第一应力层上形成第二伪栅；露出第一应力层之间的衬底；在第一应力层之间的衬底中形成第二应力层。本发明还提供一种晶体管，包括衬底、第一应力层、第二应力层、形成于第二应力层的源区或者漏区以及设于衬底上的栅极、侧墙。本发明具有以下优点：通过在作为晶体管源区或者漏区的第二应力层周围形成第一应力层，并使第一应力层的应力方向与第二应力层相反，增加所述晶体管中沟道区域的应力大小，进而提升晶体管的电子迁移率。
【IPC分类】H01L29-10, H01L21-8238, H01L21-336, H01L27-092
【公开号】CN104617047
【申请号】CN201310543037
【发明人】张海洋, 张城龙
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年5月13日
【申请日】2013年11月5日