装置包含: 一半导体层； 一沟槽形成于该半导体层的一顶面中，该沟槽具有: 一底面 '及 一侧壁； 一漏极区设于该沟槽的该底面； 一源极区设于该沟槽的该底面； 一第一绝缘体设于该沟槽中，位于该漏极区及该源极区之间，且位于该沟槽的该底面上；以及 一第二绝缘体设该沟槽中，位于该第一绝缘体与该源极区之间，且位于该沟槽的该底面上。28.如权利要求27所述的半导体装置，其特征在于，该半导体装置还包含一导电元件，设于该第二绝缘体上。29.如权利要求27所述的半导体装置，其特征在于，该半导体装置还包含一导电元件，设于该第一绝缘体及该第二绝缘体上。30.一种半导体装置，其特征在于，该半导体装置包含: 一半导体层； 一第一及一第二掺杂区设于该半导体层上；及 一绝缘体设于该第一掺杂区及该第二掺杂区之间，以定义该半导体装置在启用状态时，该半导体层中的电流导通路径位于该第一掺杂区及该第二掺杂区之间，该电流导通路径沿该绝缘体的周长设置并具有一垂直分量及一水平分量。31.一种半导体装置的制造方法，其特征在于，该制造方法包含: 形成一第一绝缘体于一半导体层的一第一顶面上，该第一绝缘体延伸至该第一顶面下方并与该第一顶面中的一第一沟槽接触，该第一沟槽具有: 一第一底面；及 一第一侧壁，该第一底面及该第一侧壁与该第一绝缘体相接触； 形成一第一硬掩膜于该第一绝缘体上； 形成穿透该第一硬掩膜及该第一绝缘体的一第一开口，该第一开口延伸至该第一沟槽的该第一底面； 移除该第一硬掩膜及一部分的该第一绝缘体，以使该第一绝缘体的一剩余部分与该第一底面及该第一侧壁相接触； 形成一第二绝缘体于该半导体层的该第一顶面上，该第二绝缘体与该第一绝缘体相邻; 形成一第一漏极区于该第一沟槽的该第一底面；以及 形成一第一源极区于该半导体层的该第一顶面，该第一源极区与该第二绝缘区相邻，且通过该第一及该第二绝缘体与该第一漏极区相隔。32.如权利要求31所述的半导体装置的制造方法，其特征在于，该制造方法还包含形成一第一导电元件于该第二绝缘体上。33.如权利要求31所述的半导体装置的制造方法，其特征在于，该制造方法还包含形成一第一导电元件于该第一绝缘体及该第二绝缘体上。34.如权利要求31所述的半导体装置的制造方法，其特征在于，形成该第一绝缘体的步骤包含以一硅局部氧化工艺或一浅沟槽隔离工艺形成该第一绝缘体。35.如权利要求31所述的半导体装置的制造方法，其特征在于，该第一绝缘体被移除的部分包含: 一邻近于该硬掩膜的第一区域；及 一与该硬掩膜具有间隔的第二区域； 其中移除该第一硬掩膜及该部分的该第一绝缘体还包含以相对于该第二区域较快的速率移除该第一区域。36.如权利要求31所述的半导体装置的制造方法，其特征在于，该制造方法还包含: 形成一第三绝缘体于该半导体层的一第二顶面上，该第三绝缘体延伸至该第二顶面下方并与该第二顶面中的一第二沟槽相接触，该第二沟槽具有: 一第二底面；及 一第二侧壁； 形成一第二硬掩膜于该第三绝缘体上； 形成一第二开口及一第三开口穿透该第二硬掩膜及该第三绝缘体，该第二开口及该第三开口延伸至该第二沟槽的该第二底面及该第二侧壁； 移除该第二硬掩膜及一部分的该第三绝缘体，以使该第三绝缘体的一剩余部分与该第二沟槽的该第二底面相接触； 形成一第四绝缘体于该第二沟槽的该第二底面上，该第四绝缘体与该第三绝缘体相邻; 形成一第二漏极区于该第二沟槽的该第二底面；以及 形成一第二源极区于该第二沟槽的该第二底面，该第二源极区与该第四绝缘体相邻，且通过该第三及该第四绝缘体与该第二漏极区水平地相隔。37.如权利要求36所述的半导体装置的制造方法，其特征在于，该制造方法还包含形成一第二导电元件于该第四绝缘体上。38.如权利要求36所述的半导体装置的制造方法，其特征在于，该制造方法还包含形成一第二导电元件于该第三及该第四绝缘体上。39.如权利要求36所述的半导体装置的制造方法，其特征在于，该第一绝缘体及该第三绝缘体于一单一工艺步骤中形成。40.如权利要求36所述的半导体装置的制造方法，其特征在于，形成该第三绝缘体的步骤包含以一硅局部氧化工艺或一浅沟槽隔离工艺形成该第三绝缘体。41.如权利要求31所述的半导体装置的制造方法，其特征在于，该制造方法还包含: 形成一第三绝缘体于该半导体层的一第二顶面上，该第三绝缘体延伸至该第二顶面下方并与该第二顶面中的一第二沟槽接触，该第二沟槽具有: 一第二底面；及 一第二侧壁； 形成一第二硬掩膜于该第三绝缘体上； 形成一第二开口穿透该第二硬掩膜及该第三绝缘体，该第二开口延伸至该第二沟槽的该第二底面； 移除该第二硬掩膜及一部分的该第三绝缘体，以使该第三绝缘体的一剩余部分与该第二底面及该第二侧壁相接触； 形成一第四绝缘体于该第二沟槽的该第二底面上，该第四绝缘体与该第三绝缘体相邻; 形成一第二漏极区于该第二半导体层的该第二顶面；以及 形成一第二源极区于该第二沟槽的该第二底面，该第二源极区与该第四绝缘体相邻，且通过该第三及该第四绝缘体与该第二漏极区相隔。42.如权利要求41所述的半导体装置的制造方法，其特征在于，该制造方法还包含形成一第二导电元件于该第四绝缘体上。43.如权利要求41所述的半导体装置的制造方法，其特征在于，该制造方法还包含形成一第二导电元件于该第三绝缘体及该第四绝缘体上。44.如权利要求41所述的半导体装置的制造方法，其特征在于，该第一绝缘体及该第三绝缘体于一单一工艺步骤中形成。45.如权利要求41所述的半导体装置的制造方法，其特征在于，形成该第三绝缘体的步骤包含以一硅局部氧化工艺或一浅沟槽隔离工艺形成该第三绝缘体。46.一种半导体装置的制造方法，其特征在于，该制造方法包含: 形成一第一绝缘体于一半导体层的一第一顶面上，该第一绝缘体延伸至该第一顶面下方并与该第一顶面中的一第一沟槽接触，该第一沟槽具有: 一第一底面；及 一第一侧壁，该第一底面及该第一侧壁与该第一绝缘体相接触； 形成一第一硬掩膜于该第一绝缘体上； 形成一第一开口穿透该第一硬掩膜及该第一绝缘体，该第一开口延伸至该第一沟槽的该第一底面； 移除该第一硬掩膜及一部分的该第一绝缘体，以使该第一绝缘体的一剩余部分与该第一底面及该第一侧壁相接触； 形成一第二绝缘体于该第一沟槽的该第一底面上，该第二绝缘体与该第一绝缘体相邻; 形成一第一漏极区于该半导体层的该第一顶面；以及 形成一第一源极区于该第一沟槽的该第一底面，该第一源极区与该第二绝缘体相邻。47.如权利要求46所述的半导体装置的制造方法，其特征在于，该制造方法还包含形成一第一导电元件于该第二绝缘体上。48.如权利要求46所述的半导体装置的制造方法，其特征在于，该制造方法还包含形成一第一导电元件于该第一及该第二绝缘体上。49.如权利要求46所述的半导体装置的制造方法，其特征在于，形成该第一绝缘体的步骤包含以一硅局部氧化工艺或一浅沟槽隔离工艺形成该第一绝缘体。50.如权利要求46所述的半导体装置的制造方法，其特征在于，该第一绝缘体被移除的该部分包含: 一邻近于该硬掩膜的第一区域；及 一远离该硬掩膜的第二区域； 其中移除该第一硬掩膜及该部分的该第一绝缘体还包含以相对于该第二区域较快的速率移除该第一区域。51.如权利要求46所述的半导体装置的制造方法，其特征在于，该制造方法还包含: 形成一第三绝缘体于该半导体层的一第二顶面上，该第三绝缘体延伸至该第二顶面下方并与该第二顶面中的一第二沟槽接触，该第二沟槽具有: 一第二底面；及 一第二侧壁； 形成一第二硬掩膜于该第三绝缘体上； 形成一第二开口及一第三开口穿透该第二硬掩膜及该第三绝缘体，该第二开口及该第三开口延伸至该第二沟槽的该第二底面及该第二侧壁； 移除该第二硬掩膜及一部分的该第三绝缘体，以使该第三绝缘体的一剩余部分与该第二沟槽的该第二底面接触； 形成一第四绝缘体于该第二沟槽的该第二底面上，该第四绝缘体与该第三绝缘体相邻; 形成一第二漏极区于该第二沟槽的该第二底面；以及 形成一第二源极区于该第二沟槽的该第二底面，该第二源极区与该第四绝缘体相邻，且通过该第三及该第四绝缘体与该第二漏极区相隔。52.如权利要求51所述的半导体装置的制造方法，其特征在于，该制造方法还包含形成一第二导电元件于该第四绝缘体上。53.如权利要求51所述的半导体装置的制造方法，其特征在于，该制造方法还包含形成一第二导电元件于该第三及该第四绝缘体上。54.如权利要求51所述的半导体装置的制造方法，其特征在于，该第一绝缘体及该第三绝缘体于一单一工艺步骤中形成。55.如权利要求54所述的半导体装置的制造方法，其特征在于，形成该第三绝缘体的步骤包含以一硅局部氧化工艺或一浅沟槽隔离工艺形成该第三绝缘体。56.一种半导体装置的制造方法，其特征在于，该制造方法包含: 形成一第一绝缘体于一半导体层的一顶面上，该第一绝缘体延伸至该顶面下方并与该顶面中的一沟槽接触，该沟槽具有: 一底面；及 一侧壁； 形成一硬掩膜于该第一绝缘体上； 形成一第一开口及一第二开口穿透该硬掩膜及该第一绝缘体，该第一开口及该第二开口延伸至该沟槽的该底面及该侧壁； 移除该硬掩膜及一部分的该第一绝缘体，以使该第一绝缘体的一剩余部分与该沟槽的该底面接触； 形成一第二绝缘体于该沟槽的该底面上，该第二绝缘体与该第一绝缘体相邻； 形成一漏极区于沟槽的该底面；以及 形成一源极区于该沟槽的该底面，该源极区与该第二绝缘体相邻，并通过该第一绝缘体及该第二绝缘体与该漏极区相隔。57.如权利要求56所述的半导体装置的制造方法，其特征在于，该制造方法还包含形成一导电元件于该第二绝缘体上。58.如权利要求56所述的半导体装置的制造方法，其特征在于，该制造方法还包含形成一导电元件于该第一绝缘体及该第二绝缘体上。59.如权利要求56所述的半导体装置的制造方法，其特征在于，形成该第一绝缘体的步骤包含以一硅局部氧化工艺或一浅沟槽隔离工艺形成该第一绝缘体。60.如权利要求56所述的半导体装置的制造方法，其特征在于，该第一绝缘体被移除的该部分包含: 一邻近于该硬掩膜的第一区域；及 一远离该硬掩膜的第二区域； 其中移除该第一硬掩膜及该部分的该第一绝缘体还包含以相对于该第二区域较快的速率移除该第一区域。61.一种半导体装置的制造方法，其特征在于，该制造方法包含: 形成一绝缘体于一半导体层的一顶面上，该绝缘体延伸至该顶面下方并与该顶面中的一沟槽接触，该沟槽具有: 一底面 '及 一侧壁，该底面及该侧壁与该绝缘体接触； 形成一硬掩膜于该绝缘体上； 形成一开口穿透该硬掩膜及该绝缘体，该开口延伸至该沟槽的该底面及该侧壁；以及移除该硬掩膜及一部分的该绝缘体，以使该绝缘体的一剩余部分与该沟槽的该底面及该侧壁接触，其中该第一绝缘体的一剩余部分的一厚度由调整该开口的宽度或该开口的位置控制。
【专利摘要】本发明提供了一种半导体装置及其制造方法，其中，半导体装置包含半导体层及沟槽，该沟槽形成于此半导体层的顶面。此沟槽具有一底面及一侧壁。此半导体装置还包含源极区及漏极区。源极区及漏极区的其中一者可设于此沟槽的底面，另一者可设于此半导体的顶面，或反之也可。或者，源极区及漏极区皆可设于沟槽的底面。此半导体装置可包含一第一绝缘体，该第一绝缘体设于此沟槽中及源极区及漏极区之间。此半导体装置还可包含一第二绝缘体，该第二绝缘体设于此第一绝缘体及源极区之间。此半导体装置可还包含一导电元件，该导电元件设于此第一绝缘体上，或位于第一绝缘体及第二绝缘体之间。本发明能够在不增加装置占用空间的前提下，增进装置的效能。
【IPC分类】H01L29/78, H01L29/06, H01L21/336
【公开号】CN105261644
【申请号】CN201410337867
【发明人】宋建宪
【申请人】世界先进积体电路股份有限公司
【公开日】2016年1月20日
【申请日】2014年7月16日