方法可以是化学气相沉积法、热氧化法等。举例来说，电荷储存材料层可包括氧化层/氮化层/氧化层(0N0)、氧化层/氮化层/氧化层/氮化层(0Ν0Ν)等复合层。在一实施例中，导体材料层的材料可包括多晶硅、金属硅化物、金属或其组合，其形成方法可利用化学气相沉积法来形成。金属硅化物可例如是硅化钨、硅化钴、硅化镍、硅化钛、硅化铜、硅化钥、硅化钽、硅化铒、硅化锆、或硅化钼。
[0041]请同时参阅图1Ε与图2Ε所示，在堆叠层106中形成多个介电柱116。在第一区R1中的介电柱116与在第二区R2的介电柱116彼此交替设置。更具体地说，介电柱116位于第一区R1中第奇数条字线104上以及第二区R2中第偶数条字线104上。介电柱116沿着第三方向D3延伸。并且，在第一方向D1上,介电柱116与栅极柱结构108相互交替。在第二方向D2上，介电柱116与栅极柱结构108相互交替且接触，使栅极柱结构108与堆叠结构114电性隔离。
[0042]具体来说，首先，对堆叠层106进行微影工艺与蚀刻工艺，以在字线104上的堆叠层106中形成多个第二孔洞20。在第一区R1中的第二孔洞20与在第二区R2的第二孔洞20彼此交替设置。更具体地说，第二孔洞20暴露第一区R1中第奇数条字线104的表面，且暴露第二区R2中第偶数条字线104的表面。第二孔洞20与栅极柱结构108在沿着第一方向D1上相互交替，且在沿着第二方向D2上相互交替。每一第二孔洞20的侧壁裸露出与其相邻的栅极柱结构108。在一实施例中，第二孔洞20的形状可例如是圆形、方形、矩形或任意形状，只要在经过上述微影工艺与蚀刻工艺之后，能够贯穿堆叠层106至裸露出所对应的字线104的顶面即可。每一第二孔洞20的尺寸可大于或等于所对应的字线104的宽度，只要每一第二孔洞20可裸露出所对应的栅极柱结构108的侧壁即可。在一实施例中，上述蚀刻工艺可例如是干式蚀刻工艺。干式蚀刻工艺可例如是反应性离子蚀刻法。在本发明实施例中，当在堆叠层106开出第二孔洞20时，虽然堆叠层106已经被图案化成长条状的堆叠结构114，但堆叠结构114彼此之间可借由结构相连的栅极柱结构108提供支撑，因此可以避免倒塌或弯曲。
[0043]接着，在衬底100上形成介电材料层(未绘示)，介电材料层填入第二孔洞20中。介电材料层的材料可包括氧化硅、氮化硅或其组合，其形成方法可利用化学气相沉积法来形成。然后，对介电材料层进行平坦化工艺，以暴露出栅极柱结构108与堆叠结构114的顶面，其使得第二孔洞20中形成多个介电柱116。在一实施例中，平坦化工艺可例如是化学机械研磨(CMP)工艺。
[0044]在以上的实施例中，借由在第一区Rl与第二区R2中的堆叠层106之中嵌入介电柱116与栅极柱结构108，可将堆叠层106分隔成多个堆叠结构114。堆叠结构114沿着第二方向D2延伸，位于第一区Rl与第二区R2之间的第三区R3中，且横越多个字线104与多个隔离结构105。当介电柱116与栅极柱结构108任一者不是呈矩形且尺寸不同时，每一介电柱116在第二方向D2的侧壁与其相邻的栅极柱结构108在第二方向D2的侧壁非共平面，使得堆叠结构114的侧壁不是平面，其侧壁的形状包括锯齿状或波浪状。
[0045]此外，每一栅极柱结构108与其相对应的堆叠结构114构成记忆胞串。每一个记忆胞串无论是与第一方向Dl上相邻的记忆胞串之间，或是与第二方向D2上相邻的记忆串之间皆设置介电柱116。因此介电柱116可用以电性隔离相邻两个记忆胞，其可降低相邻两个记忆胞之间的干扰，进而提升记忆胞或记忆胞阵列的效能。
[0046]虽然，在以上的实施例中，是先在堆叠层中嵌入彼此相互交替的多个栅极柱结构，再嵌入彼此相互交替的多个介电柱，以将堆叠层分隔成多个长条状的堆叠结构来说明。然而，本发明的实施例并不以此为限，在其他的实施例中，也可以先在堆叠层中嵌入彼此相互交替的多个介电柱，再嵌入彼此相互交替多个栅极柱结构，以将堆叠层分隔成多个长条状的堆叠结构。
[0047]请同时参阅图1E与图2E所示,本发明实施例的记忆元件包括衬底100、多个字线104、多个隔离结构105、多个栅极柱结构108、多个堆叠结构114 (例如是做为多个位线)以及多个介电柱116。
[0048]衬底100具有多个第一区R1、多个第二区R2以及多个第三区R3。第一区Rl与第二区R2沿着第一方向Dl相互交替。每一第三区R3位于所对应的第一区Rl与第二区R2之间。多个字线104位于衬底100上。每一字线104沿着第一方向Dl延伸，且横越第一区R1、第二区R2以及第三区R3。多个隔离结构105位于相邻两个字线104之间的衬底100上。每一隔离结构105沿着第一方向Dl延伸，且横越第一区R1、第二区R2以及第三区R3。
[0049]多个堆叠结构114 (例如是做为位线)位于第三区R3的衬底100上。每一堆叠结构114沿着第二方向D2延伸，且横越字线104与隔离结构105。堆叠结构114包括多个绝缘层114a与多个导体层114b。绝缘层114a与导体层114b沿着第三方向D3交互堆叠(如图2E所示)。每一堆叠结构114的两侧，分别设置彼此相对的栅极柱结构108与介电柱116，且在堆叠结构114任一侧的栅极柱结构108与介电柱116彼此相互交替设置。
[0050]多个栅极柱结构108彼此相互交替设置，位于堆叠结构114两侧的第一区Rl与第二区R2中的字线104上。更具体地说，每一栅极柱结构108沿着第三方向D3延伸。每一栅极柱结构108包括电荷储存层110与导体柱112 (例如是做为控制栅极)。在第一区Rl中的导体柱112设置在第偶数条字线104上并与其电性连接，在第二区R2中的导体柱112设置在第奇数条字线104上并与其电性连接。每一电荷储存层110位于所对应的导体柱112周围，以电性隔离所对应的堆叠结构114以及导体柱112。第一方向D1与第二方向D2不同，且与第三方向D3不同。在一实施例中，第三方向D3实质上垂直于第一方向D1与第二方向D2,且第一方向D1实质上垂直于第二方向D2。
[0051]多个介电柱116彼此相互交替设置，位于堆叠结构114两侧的第一区R1与第二区R2中的字线104上。更具体地说，介电柱116沿着第三方向D3延伸。在第一区R1中的介电柱116设置在第奇数条字线104上并其接触，在第二区R2中的介电柱116设置在第偶数条字线104上并与其接触。
[0052]在第二方向D2上，栅极柱结构108与介电柱116相互交替且彼此接触。借由介电柱116，相邻的栅极柱结构108之间彼此电性隔离。而在第一方向D1上，栅极柱结构108与介电柱116间隔相互交替。也即，每一栅极柱结构108位于相邻的两个介电柱116之间，其两侧分别设置着堆叠结构114。每一栅极柱结构108与其相邻的堆叠结构114可建构一个具有单栅极结构的记忆胞串。换言之，本实施例每一个记忆胞串可借由单栅极结构来控制。
[0053]另外，请参阅图1E所示，在本发明的实施例中，介电柱116可以在形成的过程中控制其轮廓，使得所形成的介电柱116与栅极柱结构108的接触面，具有倾斜或弧形的轮廓。借此，以记忆胞串Μ为例，每一导体柱112与所对应的电荷储存层110的接触面积S1可大于或等于电荷储存层110与所对应的堆叠结构114的接触面积S2。较大的接触面积S1可使得记忆胞Μ的电性控制较佳。
[0054]综上所述，本发明实施例借由在堆叠层中嵌入彼此相互交替的多个栅极柱结构与多个介电柱