多层配线基板的制作方法

本发明涉及一种多层配线基板。

背景技术：

在绝缘性基材上所设的微孔中填充有金属的金属填充微结构体(设备)，近年来在奈米技术中也是备受瞩目的领域之一，例如期待作为各向异性导电部件的用途。

该各向异性导电部件插入至半导体元件等电子组件与电路基板之间，仅通过加压而获得电子组件与电路基板之间的电连接，因此可作为半导体元件等电子组件等的电连接部件或进行功能检查时的检查用连接器等而广泛使用。

尤其，半导体元件等电子组件的小型化显著，在现有的如引线接合法那样的直接连接配线基板的方式中，无法充分保证连接的稳定性，因此作为电子连接部件，各向异性导电部件备受瞩目。

作为能够在这种各向异性导电部件中使用的微结构体，例如在专利文献1中记载了“一种微结构体，其包含具有密度为1×10⁶/mm²～1×10¹⁰/mm²且孔径为10～500nm的微孔贯穿孔的绝缘性基材，所述微结构体的特征在于，在该微孔贯穿孔内部，以填充率为30％以上而填充金属，且在该绝缘性基材的至少一个表面上设有包含聚合物的层。”([权利要求1])。

以往技术文献

专利文献

[专利文献1]日本特开2010-067589号公报

技术实现要素：

发明要解决的技术课题

本发明人等对使用如专利文献1中所记载的微结构体进行配线基板的多层化的情况进行了研究，结果发现：若在对微结构体与配线基板进行压接而加以接合时的压接力弱，则存在微结构体的导通路与配线基板的电极的接合变弱，导通可靠性差的情况，另一方面，若压接力强，则存在导通路崩溃，导通路彼此电连接，而绝缘性降低的可能性。

因此，本发明的课题在于提供一种能够实现优异的导通可靠性的多层配线基板。

用于解决技术课题的手段

本发明人等为了实现上述目的而进行了深入研究，结果发现通过在多个导通路中与电极接触的导通路变形而相邻的导通路彼此接触，能够实现优异的导通可靠性，从而完成了本发明。

即，本发明人等发现了通过以下结构能够解决上述课题。

[1]一种多层配线基板，其层叠有各向异性导电部件与配线基板，所述各向异性导电部件具备：包含无机材料的绝缘性基材；包含导电性部件的多个导通路，以在绝缘性基材的厚度方向上贯穿且相互绝缘的状态而设置；以及粘合层，设于绝缘性基材的表面，各导通路具有从绝缘性基材的表面突出的突出部分，所述配线基板具有基板及形成于基板上的一个以上的电极，所述多层配线基板中，

多个导通路中，与电极接触的导通路变形，而相邻的导通路彼此接触。

[2]根据[1]所述的多层配线基板，其中，

配线基板具有覆盖基板的至少一部分的钝化层，

电极与钝化层形成于同一平面，

多个导通路中，与钝化层接触的导通路的突出部分未相互接触。

[3]根据[1]所述的多层配线基板，其中，

多个导通路中，与电极接触的导通路以外的导通路的突出部分包埋于粘合层中。

[4]根据[1]所述的多层配线基板，其中，

配线基板具有覆盖基板的至少一部分的树脂层，

电极与树脂层形成于同一平面，

多个导通路中，与电极接触的导通路以外的导通路的突出部分的至少一部分贯穿至树脂层中。

[5]根据[1]～[4]中任一个所述的多层配线基板，其中，

电极与导通路的材料相同。

[6]根据[1]～[5]中任一个所述的多层配线基板，其中，

导通路的材料为铜。

[7]根据[1]～[6]中任一个所述的多层配线基板，其中，

粘合层不含填料。

发明效果

如以下所说明那样，通过本发明能够提供一种能够实现优异的导通可靠性的多层配线基板。

附图说明

图1是表示本发明的多层配线基板的优选的实施方式的一例的示意图。

图2(a)～图2(c)分别是将本发明的各向异性导电部件的实施方式的一部分放大而表示的示意性剖视图。

图3(a)是表示适宜地用于本发明的多层配线基板的各向异性导电部件的一例的示意性俯视图，图3(b)是图3(a)的ib-ib线剖视图。

图4是实施例1中的电极与导通路的接触部的截面照片。

具体实施方式

以下，关于本发明而加以详细说明。

以下所记载的构成要件的说明有时是基于本发明的代表性实施方式而完成的，但本发明并不限定于这种实施方式。

另外，在本说明书中，使用“～”而表示的数值范围表示将“～”的前后所记载的数值作为下限值及上限值而包含的范围。

[多层配线基板]

本发明的多层配线基板层叠有各向异性导电部件与具有基板及形成于基板上的一个以上的电极的配线基板，所述各向异性导电部件具备：包含无机材料的绝缘性基材；包含导电性部件的多个导通路，以在绝缘性基材的厚度方向上贯穿且相互绝缘的状态而设置；以及粘合层，设于绝缘性基材的表面，各导通路具有从绝缘性基材的表面突出的突出部分，所述多层配线基板的特征在于，多个导通路中，与电极接触的导通路变形，而相邻的导通路彼此接触。

关于本发明的多层配线基板，如上所述，在层叠有各向异性导电部件与配线基板的多层配线基板中，具有多个导通路中与电极接触的导通路变形而相邻的导通路彼此接触的结构，由此实现优异的导通可靠性，所述各向异性导电部件通过具有在厚度方向上贯穿的多个导通路而在厚度方向上具有导电性，且在面方向上绝缘。

即，在将配线基板中的电极与各向异性导电部件连接(接合)时，通过与电极接触的导通路彼此接触且不与电极接触的导通路分别维持电独立的状态，而可靠地与电极接合，并且防止导通路彼此电连接而绝缘性降低，由此能够获得优异的导通可靠性。

接着，关于本发明的多层配线基板的结构，使用图1而加以说明。

图1所示的多层配线基板10a具备：各向异性导电部件1，具有绝缘性基材2、在厚度方向上贯穿绝缘性基材2而设置的多个导通路3及设于绝缘性基材2的表面的粘合层4；以及配线基板20a，在基板11上形成有电极12，且层叠于各向异性导电部件1的其中一个面上并层叠于各向异性导电部件1的其中另一个面上。多层配线基板10a通过隔着各向异性导电部件1来层叠两个配线基板20a，而将两个配线基板20a的电极12彼此电连接。

图2(a)是表示将图1所示的多层配线基板10a的配线基板20a的电极12与各向异性导电部件1的导通路3的连接部分放大而表示的剖视图。

图2(a)所示的多层配线基板10a具有如下结构：多个导通路3中，与电极接触的导通路3以外的导通路3的突出部分3b包埋于树脂层13中。

即，图2(a)所示的多层配线基板10a为本发明中的如下结构的多层配线基板：具有覆盖基板的至少一部分的树脂层，电极与树脂层形成于同一平面，且在多个导通路中与电极接触的导通路以外的导通路的突出部分的至少一部分贯穿至树脂层中。

图2(a)所示的多层配线基板10a的配线基板20a具备：基板11；形成于基板11上的电极12；在基板11的形成电极12的区域以外的表面形成的钝化层14；及层叠于钝化层14上的树脂层13。

在图示的例中，电极12与树脂层13形成于大致同一平面。而且，电极12在研磨时产生凹陷(dishing)，以中央部的厚度变薄的方式形成为凹状。

另一方面，各向异性导电部件1具备：绝缘性基材2；在厚度方向上贯穿绝缘性基材2且包含导电性部件的多个导通路3；及设于绝缘性基材2的表面的粘合层4。

而且，导通路3具有从绝缘性基材2的表面突出的突出部分3b，且该突出部分3b的端部从粘合层4的表面暴露或突出而设置。

在此，在本发明中，如图2(a)所示，多个导通路3中，与电极12接触的导通路3的突出部分3b的前端部分崩溃，而相邻的导通路3彼此接触，如符号w所示，前端部分一体化。

如上所述，导通路3的突出部分3b相互接触而一体化，从而与电极12接触，因此与电极12可靠地连接。

另一方面，不与电极12接触的导通路3的突出部分3b的前端贯穿至配线基板20a的树脂层13中，并不相互接触，而维持相互绝缘的状态。

如上所述，在配线基板20a在表面具有树脂层13的结构的情况下，通过使不与电极12接触的导通路3的突出部分3b的前端贯穿至树脂层13中，在将配线基板20a与各向异性导电部件1接合时，抑制导通路3的崩溃，从而抑制导通路3彼此接触而绝缘性降低的情况。

因此，能够可靠地将电极12与导通路3连接，且抑制不与电极12连接的导通路3的绝缘性的降低，从而实现优异的导通可靠性。

在此，在图2(a)所示的例子中，配线基板20a设为具有可贯穿导通路3的突出部分3b的树脂层13的结构，但并不限定于此。

在图2(b)中表示本发明的多层配线基板的另一例中的连接部分的放大剖视图。

图2(b)所示的多层配线基板10b为本发明中的如下结构的多层配线基板：多个导通路中与电极接触的导通路以外的导通路的突出部分包埋于粘合层中。

图2(b)所示的多层配线基板10b的配线基板20b不具备树脂层13，除此以外，具有与图2(a)所示的配线基板20a相同的结构。

即，图2(b)的配线基板20b具有：基板11；形成于基板11上的电极；及在基板11的形成电极12的区域以外的表面所形成的钝化层14。如图所示，电极12相较于钝化层14形成为较厚，电极12相较于钝化层14更突出地设置。

在具有这种配线基板20b的多层配线基板10b中，如图2(b)所示，各向异性导电部件1的粘合层4以与配线基板20b的钝化层接触的方式将各向异性导电部件1与配线基板20b层叠。

在此，与电极12接触的导通路3的突出部分3b与图2(a)所示的多层配线基板10a同样地，前端部分崩溃，而相邻的导通路3彼此接触，如符号w所示，前端部分一体化。

另一方面，关于不与电极12接触的导通路3，由于相对的钝化层14的厚度比电极12薄，因此其突出部分3b不与钝化层14接触，而包埋于粘合层4中。因此，各导通路3不相互接触，而维持相互绝缘的状态。

如上所述，在配线基板20b在表面不具备树脂层13的结构的情况下，通过使不与电极12接触的导通路3的突出部分3b包埋于粘合层4中，在将配线基板20b与各向异性导电部件1接合时，抑制导通路3崩溃，从而抑制导通路3彼此接触而绝缘性降低的情况。

因此，能够可靠地将电极12与导通路3连接，且抑制不与电极12连接的导通路3的绝缘性的降低，从而实现优异的导通可靠性。

而且，在图2(b)所示的例子中，配线基板20b设为电极12相较于钝化层14形成为较厚的结构，但并不限定于此。

在图2(c)中表示本发明的多层配线基板的另一例中的连接部分的放大剖视图。

图2(c)所示的多层配线基板10c为本发明中的如下结构的多层配线基板：配线基板具有覆盖基板的至少一部分的钝化层，电极与钝化层形成于同一平面，且多个导通路中与钝化层接触的导通路的突出部分不相互接触。

图2(c)所示的多层配线基板10c的配线基板20c的电极12与钝化层14形成于同一平面，除此以外，具有与图2(b)所示的配线基板20b相同的结构。

即，图2(c)所示的配线基板20c具有：基板11；形成于基板11上的电极；及在基板11的形成电极12的区域以外的表面所形成的钝化层14。而且，如图所示，电极12的厚度与钝化层14的厚度基本上相同，并形成于同一平面。

在具有这种配线基板20c的多层配线基板10c中，如图2(c)所示，在层叠于配线基板20c的各向异性导电部件1的导通路3中，与电极12接触的导通路3的突出部分3b与图2(b)所示的多层配线基板10b同样地，前端部分崩溃，而相邻的导通路3彼此接触，如符号w所示，前端部分一体化。

另一方面，不与电极12接触的导通路3的突出部分3b的前端部分与钝化层14接触而在厚度方向上被压缩，各导通路3在粘合层4中粗径化，但各导通路3不相互接触，而维持相互绝缘的状态。

如此，在配线基板20c的表面电极12与钝化层14形成于同一平面的结构的情况下，能够抑制不与电极12接触的导通路3彼此的接触而抑制绝缘性降低。

因此，能够可靠地将电极12与导通路3连接，且抑制不与电极12连接的导通路3的绝缘性的降低，从而实现优异的导通可靠性。

另外，在图1所示的例子中，设为以通过两个配线基板20a夹持一个各向异性导电部件1的方式层叠的结构，但并不限定于此，也可为将配线基板与各向异性导电部件各两个以上交替地层叠的结构。

接着，关于本发明的多层配线基板的构成要件，对材料、尺寸、形成方法等加以说明。

[各向异性导电部件]

关于本发明的多层配线基板中所使用的各向异性导电部件，利用图3(a)及图3(b)而加以说明。

图3(a)及图3(b)所示的各向异性导电部件1是与配线基板20层叠前的状态的各向异性导电部件的一例，所述各向异性导电部件1具备：绝缘性基材2；包含导电性部件的多个导通路3；及设于绝缘性基材2的表面的粘合层4。

而且，导通路3如图3(a)及图3(b)所示，在相互绝缘的状态下在厚度方向上贯穿绝缘性基材2而设置。

另外，导通路3如图3(b)所示那样具有从绝缘性基材2的表面突出的突出部分3a及突出部分3b，该突出部分3a及突出部分3b的端部从粘合层4的表面暴露或突出而设置。

在此，“相互绝缘的状态”是表示存在于绝缘性基材的内部(厚度方向)的各导通路在绝缘性基材的内部中相互绝缘的状态。

并且，在图3(b)中表示在绝缘性基材2的表面2a及表面2b具有粘合层4的方式，在本发明中，只要在绝缘性基材的至少其中一个表面具有粘合层即可。

同样地，在图3(b)中表示导通路3的两端具有突出部分(符号3a及符号3b)的方式，在本发明中，只要具有在绝缘性基材的至少从具有粘合层的侧的表面突出的突出部分即可。

〔绝缘性基材〕

构成各向异性导电部件的绝缘性基材包含无机材料，若具有与构成现有公知的各向异性导电膜等的绝缘性基材同等程度的电阻率(10¹⁴ω·cm左右)，则并无特别限定。

另外，“包含无机材料”是指用于与构成后述的粘合层的高分子材料区分的规定，并非为限定于仅由无机材料构成的绝缘性基材的规定，而是以无机材料为主成分(50质量％以上)的规定。

上述绝缘性基材例如可举出玻璃基材、陶瓷基材(例如碳化硅、氮化硅等)、碳基材(例如类金刚石碳等)、聚酰亚胺基材、它们的复合材料等，而且，也可为在具有贯穿孔的有机原材料上以包含50质量％以上的陶瓷材料或碳材料的无机材料形成膜的材料。

在本发明中，作为上述绝缘性基材，从容易形成具有所期望的平均开口直径的微孔作为贯穿孔，形成后述的导通路的理由考虑，优选为阀金属的阳极氧化膜。

在此，作为上述阀金属，具体而言，例如可举出铝、钽、铌、钛、铪、锆、锌、钨、铋、锑等。

它们中，从尺寸稳定性良好且相对廉价考虑，优选为铝的阳极氧化膜(基材)。

在本发明中，上述绝缘性基材的厚度(在图3(b)中以符号6所表示的部分)优选为1μm～1000μm，更优选为3μm～500μm，进一步优选为3μm～300μm。若绝缘性基材的厚度为该范围，则绝缘性基材的操作性变良好。

而且，在本发明中，上述绝缘性基材中的上述导通路间的宽度(在图3(b)中以符号7所表示的部分)优选为10nm以上，更优选为20nm～200nm。若绝缘性基材中的导通路间的宽度为该范围，则绝缘性基材作为绝缘性的隔板而充分发挥功能。

〔导通路〕

构成各向异性导电部件的多个导通路是在上述绝缘性基材的厚度方向上贯穿且相互绝缘的状态下设置的包含导电性材料的导通路。

而且，上述导通路具有从绝缘性基材的表面突出的突出部分。

＜导电性材料＞

构成上述导通路的导电性材料，若为电阻率为10³ω·cm以下的材料则并无特别限定，作为其具体例可适宜地例示金(au)、银(ag)、铜(cu)、铝(al)、镁(mg)、镍(ni)、掺杂有铟的锡氧化物(indiumtinoxide：ito)等。

其中，从导电性的观点考虑，优选金属，更优选铜、金、铝、镍，进一步优选铜、金，从成本、通用性等观点考虑，尤其优选铜。

而且，从在与配线基板的电极连接时，能够使与电极的接合更牢固，而进一步提高导通可靠性的方面考虑，优选为使用与配线基板的电极相同的材料。

＜突出部分＞

上述导通路的突出部分是导通路从绝缘性基材的表面突出的部分。

接着，关于上述导通路的突出部分的形状，使用图3(b)而加以说明。

在图3(b)所示的例子中，具有导通路3的突出部分3a、3b的端部从粘合层4的表面突出的结构。

而且，各导通路3的突出部分3a、3b分别以不与其他导通路3的突出部分3a、3b接触的方式形成。

另外，在图示的例子中，突出部分3a、3b设为其端部从粘合层4的表面突出的结构，但并不限定于此，也可为突出部分3a、3b的端面与粘合层4的表面为大致同一平面，或者也可以突出部分3a、3b的端部包埋于粘合层4。另外，从在与配线基板层叠时可靠地与电极连接的观点考虑，优选为突出部分3a、3b的端面从粘合层4的表面暴露的方式，更优选设为突出部分3a、3b的端部从粘合层4的表面突出的方式。

而且，导通路的突出部分可为由存在于绝缘性基材2的内部的导通路直线接连的柱状，也可为由存在于绝缘性基材2的内部的导通路弯曲的柱状。

而且，在图示的例子中，设为所有的导通路3的突出部分3a、3b彼此不接触的结构，但并不限定于此，若能够显示出导电性的各向异性，则一部分的突出部分3a、3b也可彼此接触。

在本发明中，突出部分的高度或纵横比(突出部分的高度/突出部分的直径)只要根据连接的配线基板或接合方法等来适宜确定即可。

在通过压接等方法使各向异性导电部件与配线基板连接(接合)时，从能够充分确保与电极连接的突出部分以外的突出部分崩溃的情况下的面方向的绝缘性的理由考虑，上述导通路的突出部分的纵横比(突出部分的高度/突出部分的直径)优选为0.01以上且小于20，更优选为6～20。

而且，在本发明中，从追随成为连接对象的配线基板的表面形状、能够充分确保与电极连接的突出部分以外的突出部分崩溃的情况下的面方向的绝缘性等观点考虑，上述导通路的突出部分的高度优选为50nm～1500nm，更优选为300～1050nm。

同样地，上述导通路的突出部分的直径优选为超过5nm且10μm以下，更优选为40nm～1000nm。

＜其他形状＞

上述导通路是柱状，其直径(在图3(b)中以符号8所表示的部分)与突出部分的直径同样地，优选为超过5nm且10μm以下，更优选为40nm～1000nm。

而且，上述导通路是在通过上述绝缘性基材而相互绝缘的状态下存在的导通路，其密度优选为2万个/mm²以上，更优选为200万个/mm²以上，进一步优选为1000万个/mm²以上，尤其优选为5000万个/mm²以上，最优选为1亿个/mm²以上。

另外，相邻的各导通路的中心间距离(在图3(a)中以符号9所表示的部分)优选为20nm～500nm，更优选为40nm～200nm，进一步优选为50nm～140nm。

〔粘合层〕

构成本发明的各向异性导电部件的粘合层是设于绝缘性基材的表面的层，是有助于与配线基板的电极以外的部分粘接的层。

在本发明中，从能够减轻连接后的收缩差等所造成的翘曲的理由考虑，上述粘合层优选为含有热膨胀系数小于50×10^-6k^-1的高分子材料的层，更优选为含有5×10^-6k^-1～30×10^-6k^-1的高分子材料的层。

如上所述，能够减轻连接后的翘曲的理由认为在于：与成为连接对象的配线基板的热膨胀率差变小，由此无需用于吸收位移差的膜厚，因此能够使粘合层的厚度薄膜化，其结果能够减轻粘合层本身的热膨胀率的影响。

在此，热膨胀系数是指按照jisk7197：1991的“塑料的基于热机械分析的线膨胀率试验方法”而测定出的值，且在并用两种以上高分子材料的情况下是指它们的混合物的测定值。

＜高分子材料＞

作为上述高分子材料，能够以热膨胀系数小于50×10^-6k^-1的方式从公知的树脂材料等中适宜选择一种或两种以上，因此并无特别限定。

它们中，从能够有效地填埋配线基板与各向异性导电部件的间隙，且使与配线基板的密合性进一步变高的理由考虑，优选使用聚酰亚胺树脂(热膨胀系数：30×10^-6k^-1～50×10-⁶k^-1)和/或环氧树脂(热膨胀系数：45×10^-6k^-1～65×10^-6k^-1)。

作为环氧树脂的优选的具体例，可举出jer(注册商标)828(mitsubishichemicalcorporation制造)或jer(注册商标)1004(mitsubishichemicalcorporation制造)。

而且，从防止因热膨胀差所引起的变形量的差而电极与意外的部位接触等观点考虑，也可使粘合层中的包含二氧化硅、氧化铝、氮化硅、云母、白碳等无机材料的粒子(填料)分散于上述树脂中。然而，若粘合层中含有填料，则有可能在将各向异性导电部件与配线基板层叠时因填料而导致导通路崩溃。因此，粘合层优选不含填料。

另外，从减少导通路的崩溃等观点考虑，填料的粒径优选80nm～500nm。

＜形状＞

在本发明中，从追随成为连接对象的配线基板的表面形状的观点考虑，上述粘合层的厚度优选为50nm～1500nm，更优选为250nm～1000nm。

而且，如上所述那样，导通路的突出部分可从粘合层的表面突出或暴露，也可被粘合层覆盖，但从在与配线基板层叠时更可靠地与电极连接的观点考虑，优选具有使端部从粘合层的表面暴露或突出的结构。其中，从能够使导通路与电极的连接电阻进一步变小的理由考虑，上述导通路的突出部分的高度与粘合层的厚度之差的绝对值优选为0nm～50nm。另外，导通路的突出部分的高度与粘合层的厚度之差的绝对值为0nm的状态是导通路的突出部分的端部从粘合层的表面暴露的状态。

如上所述，能够使连接电阻变小的理由认为在于：通过使厚度的差的绝对值处于上述范围，即使在产生粘合层变形的状态下也难以阻碍电极与导通路的连接等。

[各向异性导电部件的制造方法]

接着，关于上述各向异性导电部件的制造方法加以说明。

各向异性导电部件的制造方法并无特别限定，例如可举出具有如下工序的制造方法等：导通路形成工序，使上述导电性材料存在于上述绝缘性基材上所设的贯穿孔而形成上述导通路；修整工序，在导通路形成工序之后仅将上述绝缘性基材的表面的一部分去除，使上述导通路突出；及粘合层形成工序，在修整工序之后仅在上述绝缘性基材的表面形成粘合层。

〔绝缘性基材的制作〕

上述绝缘性基材例如能够直接使用具有贯穿孔的玻璃基板(throughglassvia；tgv)，但从将上述导通路的开口直径或突出部分的纵横比设为上述范围的观点考虑，优选对阀金属实施阳极氧化处理的方法。

作为上述阳极氧化处理，例如在上述绝缘性基材为铝的阳极氧化皮膜的情况下，能够通过依次实施对铝基板进行阳极氧化的阳极氧化处理及在上述阳极氧化处理之后对由于上述阳极氧化而产生的微孔的孔进行贯穿化的贯穿化处理而制作。

在本发明中，关于上述绝缘性基材的制作中所使用的铝基板以及对铝基板实施的各处理工序，能够采用与日本特开2008-270158号公报的段落[0041]～[0121]中所记载的内容相同的基板及工序。

〔导通路形成工序〕

上述导通路形成工序是使上述导电性材料存在于上述绝缘性基材上所设的上述贯穿孔的工序。

在此，使金属存在于上述贯穿孔的方法例如可举出与日本特开2008-270158号公报的段落[0123]～[0126]及[图4]中所记载的各方法相同的方法。

通过上述金属填充工序可获得形成导通路的突出部分之前的各向异性导电部件。

另一方面，上述导通路形成工序也可为具有如下工序的方法而代替日本特开2008-270158号公报中所记载的方法，所述工序例如具有：阳极氧化处理工序，对铝基板的单侧的表面(以下也称为“单面”)实施阳极氧化处理，在铝基板的单面形成具有存在于厚度方向的微孔与存在于微孔的底部的阻挡层的阳极氧化膜；阻挡层去除工序，在阳极氧化处理工序之后将阳极氧化膜的阻挡层去除；金属填充工序，在阻挡层去除工序之后实施电解电镀处理而在微孔的内部填充金属；及基板去除工序，在金属填充工序之后将铝基板去除，并获得金属填充微结构体。

＜阳极氧化处理工序＞

上述阳极氧化工序是通过对上述铝基板的单面实施阳极氧化处理，在上述铝基板的单面形成具有存在于厚度方向的微孔与存在于微孔的底部的阻挡层的阳极氧化膜的工序。

本发明的制造方法中的阳极氧化处理能够使用现有公知的方法，从提高微孔排列的有序性且担保各向异性导电的观点考虑，优选使用自有序化(self-ordering)法或恒压处理。

在此，关于阳极氧化处理的自有序化法或恒压处理，能够实施与日本特开2008-270158号公报的段落[0056]～[0108]及[图3]中所记载的各处理相同的处理。

＜阻挡层去除工序＞

上述阻挡层去除工序是在上述阳极氧化处理工序之后，将上述阳极氧化膜的阻挡层去除的工序。通过去除阻挡层，经由微孔而使铝基板的一部分暴露。

去除阻挡层的方法并无特别限定，例如可举出：以比上述阳极氧化处理工序的上述阳极氧化处理中的电位更低的电位使阻挡层进行电化学溶解的方法(以下也称为“电解去除处理”)；通过蚀刻将阻挡层去除的方法(以下也称为“蚀刻去除处理”)；及组合有它们的方法(尤其，在实施电解去除处理之后，通过蚀刻去除处理将残留的阻挡层去除的方法)等。

＜电解去除处理＞

上述电解去除处理若为以比上述阳极氧化处理工序的上述阳极氧化处理中的电位(电解电位)更低的电位实施的电解处理，则并无特别限定。

在本发明中，上述电解溶解处理例如能够通过在上述阳极氧化处理工序结束时使电解电位降低，而与上述阳极氧化处理连续地实施。

关于电解电位以外的条件，上述电解去除处理能够采用与上述现有公知的阳极氧化处理相同的电解液及处理条件。

尤其，如上所述那样连续实施上述电解去除处理与上述阳极氧化处理的情况下，优选使用相同的电解液而进行处理。

(电解电位)

上述电解去除处理中的电解电位优选连续性或阶段性(阶梯状)地降低为比上述阳极氧化处理中的电解电位更低的电位。

在此，关于使电解电位阶段性降低时的降低幅度(步长)，从阻挡层的耐电压的观点考虑，优选为10v以下，更优选为5v以下，进一步优选为2v以下。

而且，从生产率等观点考虑，使电解电位连续性或阶段性降低时的电压降低速度均优选为1v/秒钟以下，更优选为0.5v/秒钟以下，进一步优选为0.2v/秒钟c以下。

＜蚀刻去除处理＞

上述蚀刻去除处理并无特别限定，但可为使用酸水溶液或碱性水溶液而进行溶解的化学性蚀刻处理，也可为干式蚀刻处理。

(化学蚀刻处理)

利用化学蚀刻处理去除阻挡层例如能够通过如下方法而选择性地仅仅溶解阻挡层：使上述阳极氧化处理工序后的结构体浸渍于酸水溶液或碱性水溶液中，在微孔的内部填充酸水溶液或碱性水溶液之后，使ph缓冲液与阳极氧化膜的微孔的开口部侧的表面接触的方法等。

在此，在使用酸水溶液的情况下，优选使用硫酸、磷酸、硝酸、盐酸等无机酸或它们的混合物的水溶液。而且，酸水溶液的浓度优选为1～10质量％。酸水溶液的温度优选15～80℃，更优选20～60℃，进一步优选30～50℃。

另一方面，在使用碱性水溶液的情况下，优选使用选自包括氢氧化钠、氢氧化钾及氢氧化锂的组中的至少一种碱水溶液。而且，碱性水溶液的浓度优选为0.1～5质量％。碱性水溶液的温度优选为10～60℃，更优选为15～45℃，进一步优选为20～35℃。

具体而言，例如可适宜使用：50g/l、40℃的磷酸水溶液；0.5g/l、30℃的氢氧化钠水溶液；及0.5g/l、30℃的氢氧化钾水溶液等。

另外，作为ph缓冲液，能够适宜使用与上述酸水溶液或碱性水溶液对应的缓冲液。

而且，在酸水溶液或碱性水溶液中的浸渍时间优选为8～120分钟，更优选为10～90分钟，进一步优选为15～60分钟。

(干式蚀刻处理)

干式蚀刻处理例如优选使用cl2/ar混合气体等气体种类。

＜金属填充工序＞

上述金属填充工序是在上述阻挡层去除工序之后实施电解电镀处理而将金属填充于阳极氧化膜的微孔的内部的工序，例如可举出与日本特开2008-270158号公报的段落[0123]～[0126]及[图4]中所记载的各方法相同的方法。

〔修整工序〕

上述修整工序是仅去除上述导通路形成工序后的各向异性导电部件表面的绝缘性基材的一部分并使导通路突出的工序。

在此，修整处理若为不溶解构成导通路的金属的条件，则并无特别限定，例如在使用酸水溶液的情况下，优选使用硫酸、磷酸、硝酸、盐酸等无机酸或它们的混合物的水溶液。其中，不含铬酸的水溶液在安全性优异的方面优选。酸水溶液的浓度优选为1～10质量％。酸水溶液的温度优选为25～60℃。

另一方面，在使用碱性水溶液的情况下，优选使用选自包括氢氧化钠、氢氧化钾及氢氧化锂的组中的至少一种碱水溶液。碱性水溶液的浓度优选为0.1～5质量％。碱性水溶液的温度优选为20～50℃。

具体而言，例如可适宜使用50g/l、40℃的磷酸水溶液、0.5g/l、30℃的氢氧化钠水溶液或0.5g/l、30℃的氢氧化钾水溶液。

在酸水溶液或碱性水溶液中的浸渍时间优选为8～120分钟，更优选为10～90分钟，进一步优选为15～60分钟。在此，在反覆进行短时间的浸渍处理(修整处理)的情况下，浸渍时间是指各浸渍时间的合计。另外，在各浸渍处理之间也可实施清洗处理。

〔粘合层形成工序〕

上述粘合层形成工序是在上述修整工序之后仅在上述绝缘性基材的表面形成粘合层的工序。

在此，作为形成粘合层的方法例如可举出将含有具有上述热膨胀系数的高分子材料与溶剂(例如甲基乙基酮等)等的树脂组合物涂布于上述绝缘性基材的表面，使其干燥，根据需要进行烧成的方法等。

上述树脂组合物的涂布方法并无特别限定，例如能够使用凹版涂布法、反向涂布法、模涂法、刮刀涂布法、辊涂法、气刀涂布法、丝网涂布法、棒式涂布法、帘式涂布法等现有公知的涂布方法。

而且，涂布后的干燥方法并无特别限定，例如可举出在30～80℃的温度下进行几秒钟～几十分钟加热的处理或在减压下、50℃～200℃的温度下进行加热的处理等。

而且，干燥后的烧成方法因所使用的高分子材料而不同，因此并无特别限定，在使用聚酰亚胺树脂的情况下，例如可举出在160～240℃的温度下加热2分钟～1小时的处理等；在使用环氧树脂的情况下，例如可举出在30～80℃的温度下加热2～60分钟的处理等。

[配线基板]

本发明的多层配线基板所使用的配线基板并无特别限定，只要为如下配线基板即可，上述配线基板具有：基板；形成于基板上的半导体元件、电阻器、电容器等电子组件；及将这些电子组件之间电连接的配线，且具有用于经由各向异性导电部件而与其他配线基板电连接的电极。

配线基板也可为如下结构，即可在基板的其中一个面形成电子组件及配线且在其中另一个面形成电极或电子组件或配线与电极形成于同一平面且电极以外的表面被绝缘。

而且，配线基板的与各向异性导电部件层叠侧的最表面优选表面粗糙度ra为5nm以上。若将表面粗糙度ra设为小于5nm，则能够进一步提高与各向异性导电部件的粘接力(电极与导通路的接合强度)，但为了进一步减小表面粗糙度而工序数量增加，从而导致成本增加。

相对于此，如本发明那样，通过设为与电极接触的导通路变形而相邻的导通路彼此接触的结构，即便表面粗糙度ra为5nm以上，也能够更可靠地将电极与导通路接合。

〔基板〕

作为构成配线基板的基板，并无特别限定，可利用硅基板、玻璃基材、陶瓷基材(例如碳化硅、氮化硅等)、碳基材(例如类金刚石碳等)、聚酰亚胺基材、它们的复合材料等的各种现有公知的基板。

而且，对基板的厚度也并无特别限定，从操作性、减少基板的变形等观点考虑，优选1μm～1000μm。

〔电极〕

形成于基板上的电极是与各向异性导电部件的导通路电连接的部位。

电极的材料并无特别限定，可利用各种现有公知的配线基板中用作电极的材料。作为电极的材料，优选能够使用电阻率为10³ω·cm以下的材料。作为其具体例，适宜地例示金(au)、银(ag)、铜(cu)、铝(al)、镁(mg)、镍(ni)、掺杂有铟的锡氧化物(ito)等。

其中，从导电性的观点考虑，优选金属，更优选铜、金、铝、镍，进一步优选铜、金，从成本、通用性等观点考虑，尤其优选铜。

而且，在与各向异性导电部件的导通路连接时，从使与导通路的接合更牢固并能够进一步提高导通可靠性的方面考虑，优选使用与各向异性导电部件的导通路相同的材料。

而且，只要能够可靠地与各向异性导电部件的导通路连接，则电极的配置、大小、形状等并无特别限定。从更可靠地与导通路连接的观点考虑，电极的与导通路接触侧的面的表面积优选0.000025mm²～0.01mm²。

而且，如图2(a)所示，电极的与导通路接触侧的面因凹陷而形成为凹状。然而，电极的表面的形状并不限定于此，可为实质上平坦、或也可为凸状。

〔钝化层〕

关于配线基板，作为优选方式在基板的表面具有钝化层。

钝化层是为了防止基板的氧化、赋予绝缘性、防止杂质渗透等而设置的，且以覆盖基板的形成电极的区域以外的表面的方式形成。

构成钝化层的材料并无特别限定，可利用各种现有公知的配线基板中所使用的材料。具体而言，可利用氮化硅、氧化硅、聚酰亚胺等。

钝化层的厚度并无特别限定，从能够进一步适宜地显示出防止氧化、赋予绝缘性等作用的观点考虑，优选1μm～50μm。

〔树脂层〕

关于配线基板，作为优选方式，也可在基板的表面或钝化层的表面具有树脂层。

树脂层是在将配线基板与各向异性导电部件层叠时，使各向异性导电部件的导通路的突出部分贯穿的部位，由此，用于防止与电极接触的导通路以外的导通路变形并与其他导通路接触而电连接的情况。

而且，树脂层与上述钝化层同样地，也可具有防止基板的氧化、赋予绝缘性等功能。

构成树脂层的材料并无特别限定，可利用各种树脂材料。优选为在将配线基板与各向异性导电部件层叠时导通路的突出部分容易地贯穿的硬度。

具体而言，作为这种树脂层的材料，可利用环氧系材料、酰亚胺系材料等。

而且，树脂层的厚度并无特别限定，优选具有能够防止所贯穿的导通路的突出部分与基板或钝化层接触的厚度。从该方面考虑，树脂层的厚度优选0.5μm～500μm，更优选1μm～250μm。

在此，如前所述，在具有树脂层的情况下，树脂层的表面优选与电极形成于同一平面。

[多层配线基板的制造方法]

以下，关于本发明的多层配线基板的制造方法加以详细说明。

本发明的多层配线基板是通过将上述各向异性导电部件与配线基板交替地层叠并压接而形成的。

在此，在本发明中，通过适宜设定将各向异性导电部件与配线基板压接时的压力、加热温度等，能够形成为与电极接触的导通路的突出部分变形而相邻的导通路彼此接触。

〔压接处理〕

将各向异性导电部件与配线基板压接时的压力、加热温度等条件只要根据接合的各向异性导电部件或配线基板而适宜设定即可。从设为使与电极接触的导通路变形而使相邻的导通路彼此接触，并且不与电极接触的导通路不与其他导通路接触的结构的观点考虑，加压时的压力优选0.2mpa～20mpa，更优选0.2mpa～10mpa，进一步优选0.5mpa～5mpa。而且，加热温度优选150℃～350℃，更优选150℃～300℃，进一步优选150℃～250℃。

通过将加压时的压力设为0.2mpa以上，能够将电极与导通路充分地接合。而且，通过将加压时的压力设为20mpa以下，能够适宜地防止各向异性导电部件或配线基板的破损。

而且，通过将加热温度设为150℃以上，能够将电极与导通路充分地接合。而且，通过将加热温度设为350℃以下，能够适宜地抑制与电极接触的导通路以外的导通路彼此的熔合。

而且，优选压接时的气氛的氧浓度低，且优选在10ppm以下的条件下进行连接。

在本发明中，在将上述各向异性导电部件与配线基板连接时，能够根据需要而实施将可在各向异性导电部件中的导通路的突出部分的端部(端面)形成的氧化膜去除的去除处理、对各向异性导电部件中的导通路的突出部分的端部(端面)或粘合层的表面进行活化的活化处理。

〔去除处理〕

作为将氧化膜去除的方法，例如可举出利用甲酸气体的还原作用而去除氧化层的甲酸处理、浸渍于如硫酸这样的酸性液体中而溶解表面的氧化层的溶解处理等化学性处理。

而且，也可举出实施在高真空中对氧化膜的表面照射离子束或中性原子束的离子束处理、在等离子体气氛中封入基板后施加偏压的等离子体处理等而将氧化膜物理性去除的方法。另外，使用惰性的氩元素等作为离子源、等离子体源。

〔活化处理〕

作为活化处理，例如可举出与上述物理性氧化膜去除处理同样地使用物理性能量，将氧化膜去除或使粘合层的表面的结合状态变化，由此使活性表面暴露的方法。

关于上述各处理，在内置于制作多层配线基板的连接装置的情况下，能够在腔室内连续地进行。

而且，在未内置于连接装置的情况下，在腔室外实施处理后，将处理后的各向异性导电部件与配线基板快速地开始连接，由此也能够获得相同的效果。

作为这种连接装置，将基于各种原理的装置实用化，大致区分而存在将硅晶片彼此永久性接合的永久接合装置与暂时性接合的暂时接合装置，但若满足加压能力、加热温度、连接环境，则可使用任意装置。

作为代表性的连接装置，例如由mitsubishiheavyindustries,ltd.、ayumiindustryco.,ltd.、musashinoco.,ltd.、suss-microtec公司、bondtechco.,ltd.、tokyoelectronlimited、torayengineeringco.,ltd.、evgroup公司、pmtcorporation等市售。

而且，在本发明中，关于各向异性导电部件与配线基板的连接，例如能够在加压时的压力为1mpa以上、加热温度为200℃以上、腔室内的氧浓度为10ppm以下的条件下进行连接。

这种本发明的多层配线基板能够作为半导体封装的插入物而适宜地使用。

[实施例]

以下表示实施例而对本发明加以具体的说明。但本发明并不限定于这些实施例。

首先，关于各实施例中所使用的各向异性导电部件及配线基板的制作而加以说明。

[各向异性导电部件的制作]

(1)铝基板的制作

使用含有0.06质量％的si、0.30质量％的fe、0.005质量％的cu、0.001质量％的mn、0.001质量％的mg、0.001质量％的zn、0.03质量％的ti，且剩余部分为al与不可避免的杂质的铝合金而制备熔融金属，进行熔融金属处理及过滤后，通过dc铸造法(directchillcasting)而制造厚度为500mm、宽度为1200mm的铸块。

接着，通过面削机以平均10mm的厚度削掉表面后，在550℃下进行约5小时的均热保持，将温度降低为400℃，使用热轧机而制成厚度为2.7mm的轧制板。

进而，使用连续退火机在500℃下进行热处理后，通过冷轧精加工为厚度1.0mm，从而获得了jis1050材料的铝基板。

将该铝基板设为宽度1030mm后，实施了以下所示的各处理。

(2)电解研磨处理

对上述铝基板，使用以下组成的电解研磨液，在电压为25v、液温度为65℃、液流速为3.0m/min的条件下实施了电解研磨处理。

阴极设为碳电极，电源使用了gp0110-30r(takasag0ltd.制造)。而且，电解液的流速使用旋涡式流量监控器flm22-10pcw(asonecorporation.制造)而进行了测量。

(电解研磨液组成)

·85质量％的磷酸(wakopurechemicalindustries,ltd.制造的试剂)660ml

660ml

·纯水160ml

·硫酸150ml

·乙二醇30ml

(3)阳极氧化处理工序

接着，按照日本特开2007-204802号公报中所记载的顺序，对电解研磨处理后的铝基板实施了基于自有序化法的阳极氧化处理。

对电解研磨处理后的铝基板，通过0.50mol/l草酸的电解液，在电压为40v、液温度为16℃、液流速为3.0m/min的条件下，实施了5小时的预阳极氧化处理。

之后，实施将预阳极氧化处理后的铝基板在0.2mol/l铬酸酐、0.6mol/l磷酸的混合水溶液(液温：50℃)中浸渍12小时的脱膜处理。

之后，通过0.50mol/l草酸的电解液，在电压为40v、液温度为16℃、液流速为3.0m/min的条件下实施10小时的再阳极氧化处理，从而获得了膜厚为80μm的阳极氧化膜。

另外，预阳极氧化处理及再阳极氧化处理均将阴极设为不锈钢电极，且电源使用了gp0110-30r(takasag0ltd.制造)。而且，冷却装置中使用了neocoolbd36(yamatoscientificco.,ltd.制造)，搅拌加温装置中使用了对搅拌器(pairstirrer)ps-100(tokyorikakikaico.,ltd.制造)。另外，电解液的流速是使用旋涡式流量监控器flm22-10pcw(asonecorporation.制造)而进行了测量。

(4)阻挡层去除工序

接着，以与上述阳极氧化处理相同的处理液及处理条件，一面使电压从40v连续地以电压降低速度为0.2v/sec降低至0v，一面实施了电解处理(电解去除处理)。

至后，实施在5质量％磷酸中、30℃下浸渍30分钟的蚀刻处理(蚀刻去除处理)，将处于阳极氧化膜的微孔的底部的阻挡层去除，经由微孔而使铝暴露。

在此，阻挡层去除工序后的阳极氧化膜上所存在的微孔的平均开口直径为60nm。另外，平均开口直径是通过fe-sem(fieldemission-scanningelectronmicroscope：电场发射型-扫描式电子显微镜)而拍摄表面照片(倍率为50000倍)，计算为在50个点测定的平均值。

而且，阻挡层去除工序后的阳极氧化膜的平均厚度为80μm。另外，平均厚度是通过fib(focusedionbeam：聚焦离子束)而相对于厚度方向对阳极氧化膜进行切削加工，通过fe-sem对其截面拍摄表面照片(倍率为50000倍)，计算为在10个点测定的平均值。

而且，阳极氧化膜中所存在的微孔的密度约为1亿个/mm²。另外，微孔的密度是通过日本特开2008-270158号公报的段落[0168]及[0169]中所记载的方法而测定并计算出的。

而且，阳极氧化膜中所存在的微孔的有序度为92％。另外，有序度是通过fe-sem拍摄表面照片(倍率为20000倍)，并通过日本特开2008-270158号公报的段落[0024]～[0027]中所记载的方法而测定并计算出的。

(5)金属填充工序(电解电镀处理)

接着，将铝基板设为阴极，将铂设为正极而实施了电解电镀处理。

具体而言，使用以下所示的组成的铜电镀液，实施恒流电解，由此制作了在微孔的内部填充有铜的金属填充微结构体。

在此，恒流电解是使用yamamoto-msco.,ltd.制造的电镀装置，且使用hokutodenkocorporation制造的电源(hz-3000)，在电镀液中进行循环伏安法而确认析出电位后，在以下所示的条件下实施了处理。

(铜电镀液组成及条件)

·硫酸铜100g/l

·硫酸50g/l

·盐酸15g/l

·温度25℃

·电流密度10a/dm²

通过fe-sem观察在微孔填充金属后的阳极氧化膜的表面，观察1000个微孔中的基于金属的封孔的有无，并计算出封孔率(封孔微孔的个数/1000个)，结果是96％。

而且，相对于厚度方向而通过fib对在微孔填充金属后的阳极氧化膜进行切削加工，通过fe-sem对其截面拍摄表面照片(倍率为50000倍)，确认微孔的内部，结果可知在被封孔的微孔中，其内部被金属完全填充。

(6)基板去除工序

接着，通过在20质量％的氯化汞水溶液(升汞)中、20℃下浸渍3小时而将铝基板溶解并去除，由此制作了金属填充微结构体。

(7)修整工序

接着，将金属填充微结构体浸渍于氢氧化钠水溶液(浓度：5质量％、液温度：20℃)中，以突出部分的高度成为500nm的方式变更浸渍时间并选择性溶解铝的阳极氧化膜的表面，从而制作了使作为导通路的铜的圆柱突出的结构体。

接着，进行水洗、干燥后，通过fe-sem观察所制作的结构体，测定了导通路的突出部分的高度、导通路的突出部分的直径、纵横比(突出部分的高度/突出部分的直径)。纵横比为8。

(8)粘合层形成工序

通过以下所示的方法在修整工序后的结构体上形成粘合层，从而制作了各向异性导电部件。

在将以如下配制溶解于甲基乙基酮而成的液涂布于表面并使其干燥后，进一步在130℃下进行2分钟烘烤而形成了粘合层。

粘合层的厚度是通过以成为同一平面的方式追加添加溶剂(mek：methylethylketone甲基乙基酮)而进行调整的。而且，关于涂布后的干燥，为了避免粘合层的表面硬化，在减压度为-400mmh2o的减压下将温度设定为50℃而进行。

＜涂布液组成＞

·弹性体：以丙烯酸丁酯丙烯腈为主成分的丙烯酸酯系聚合物(商品名：sg-28gm、nagasechemtexco.,ltd.制造)

5质量份

·环氧树脂1：jer(注册商标)828(mitsubishichemicalcorporation制造)

33质量份

·环氧树脂2：jer(注册商标)1004(mitsubishichemicalcorporation制造)

11质量份

·酚醛树脂：milexxlc-4l(mitsuichemicals,inc.制造)

44质量份

·有机酸：邻茴香酸(o-anisicacid、tokyochemicalindustryco.,ltd.制造)

0.5质量份

·硬化剂：咪唑催化剂(2phz-pw、shikokuchemicalscorporation制造)

0.5质量份

[配线基板(teg芯片)的制作]

以如下方式制作了具有两个cu焊盘(电极)的teg(testelementgroup)芯片(菊花链图案(daisychainpattern))作为配线基板。

首先，使用形成有rdl(redistributionlayer：再分布层)的晶片作为支撑体，在表面形成了厚度为100nm的sin(氮化硅)膜作为钝化层。

接着，将感光性聚酰亚胺层形成于上述钝化层上。作为感光性聚酰亚胺层的材料，使用了torayindustries,inc.制造的sp-453。在将涂布液涂布于表面并使其干燥后，进一步在130℃下烘烤2分钟而形成了感光性聚酰亚胺层。进而，通过曝光显影处理，在感光性聚酰亚胺层形成了连接用电极部分开口的图案。

接着，进行干式蚀刻来将上述感光性聚酰亚胺层的开口部的sin膜去除。

在将开口部的sin膜去除后，实施镶嵌(damascene)处理而将铜填充于开口部。进而，进行cmp(chemicalmechanicalpolishing)研磨处理，以使所填充的铜及感光性聚酰亚胺层成为同一平面的方式进行切削而调整厚度，形成了连接用cu焊盘(电极)。

将实施了该cmp研磨处理的状态的具有连接用电极结构的teg芯片用作在钝化层上具有树脂层的teg芯片(a)。即，上述感光性聚酰亚胺层为树脂层。

进而，在cmp研磨处理后，通过蚀刻将感光性聚酰亚胺层去除。将该状态的具有连接用电极结构的teg芯片用作在钝化层与cu焊盘面具有阶梯差的teg芯片(b)。

另外，通过调整cmp研磨处理时的研磨厚度来调整了cu焊盘面与钝化层的阶梯差。

进而，在将感光性聚酰亚胺层去除后，再次实施cmp研磨处理，消除钝化层与cu焊盘的阶梯差。将该状态的具有连接用电极结构的teg芯片用作不存在钝化层与cu焊盘面的阶梯差的teg芯片(c)。

[多层配线基板的制作]

利用如上所述那样制作的各向异性导电部件及teg芯片(配线基板)来制作各了实施例的多层配线基板。

〔实施例1～实施例7〕

作为实施例1～实施例7而制作了图2(b)所示结构的多层配线基板。

使用了在钝化层与cu焊盘面具有阶梯差的teg芯片(b)作为配线基板。另外，钝化层与cu焊盘面的阶梯差为50nm。

依次层叠teg芯片(b)及各向异性导电部件，使用常温接合装置(wp-100，pmtcorporation制造)，在表1所示的条件下，以保持5分钟的条件进行接合并制作了多层配线基板的试样。

通过fib而相对于厚度方向对所制作的多层配线基板的接合部进行切削加工，并通过fe-sem对其截面拍摄表面照片(倍率为50000倍)，并进行观察，结果实施例1～实施例7均为如下形状：与电极接触的导通路中的相邻的导通路彼此接触，且不与电极接触的导通路不与其他导通路接触。作为一例，在图4中表示实施例1的截面照片。

〔实施例8〕

作为实施例8而制作了图2(b)所示结构的多层配线基板。

即，将teg芯片(b)的钝化层与cu焊盘面的阶梯差设为150nm，除此以外与实施例5同样地进行。

通过fib而相对于厚度方向对所制作的多层配线基板的接合部进行切削加工，通过fe-sem对其截面拍摄表面照片(倍率为50000倍)，并进行观察，结果为如下形状：与电极接触的导通路中的相邻的导通路彼此接触，且不与电极接触的导通路包埋于粘合层中而不与其他导通路接触。

〔实施例9〕

作为实施例9而制作了图2(a)所示结构的多层配线基板。

即，使用在钝化层上具有树脂层的teg芯片(a)作为配线基板，且将树脂层的厚度设为400nm，除此以外与实施例5同样地进行。

通过fib而相对于厚度方向对所制作的多层配线基板的接合部进行切削加工，通过fe-sem对其截面拍摄表面照片(倍率为50000倍)，并进行观察，结果为如下形状：与电极接触的导通路中的相邻的导通路彼此接触，且不与电极接触的导通路贯穿至树脂层而不与其他导通路接触。

〔实施例10及实施例11〕

作为实施例10及实施例11而制作了图2(c)所示结构的多层配线基板。

即，使用不存在钝化层与cu焊盘面的阶梯差的teg芯片(c)作为配线基板，分别在表1所记载的接合的条件下制作多层配线基板，除此以外与实施例1同样地进行。

通过fib而相对于厚度方向对所制作的多层配线基板的接合部进行切削加工，通过fe-sem对其截面拍摄表面照片(倍率为50000倍)，并进行观察，结果实施例10及实施例11均为如下形状：与电极接触的导通路中的相邻的导通路彼此接触，且不与电极接触的导通路不与其他导通路接触。

〔比较例1～比较例5〕

将对teg芯片、各向异性导电部件及cu膜进行接合时的条件变更为表1所示的条件，除此以外，与实施例1同样地，制作了多层配线基板的试样。

通过fib而相对于厚度方向对所制作的多层配线基板的接合部进行切削加工，通过fe-sem对其截面拍摄表面照片(倍率为50000倍)，并进行观察，结果比较例1～比较例4均为如下情况：与电极接触的导通路中的相邻的导通路彼此未接触。而且，比较例5中的不与电极接触的导通路与其他导通路接触。

〔比较例6〕

各向异性导电部件不具有粘合层，除此以外，与实施例3同样地，制作了多层配线基板的试样。

通过fib而相对于厚度方向对所制作的多层配线基板的接合部进行切削加工，通过fe-sem对其截面拍摄表面照片(倍率为50000倍)，并进行观察，结果与电极接触的导通路中的相邻的导通路彼此未接触。

[评价]

对所制作的多层配线基板的试样的导通性、密合性及面内绝缘性进行了评价。

＜导通性＞

在试样的各向异性导电部件的与teg芯片相反的一侧的面接合了cu膜。

另外，cu膜是在晶片表面对cu进行200nm成膜而准备的膜。作为平坦度的指标的ttv(totalthicknessvariation)为50nm。

在试样的teg芯片的两个cu焊盘上焊接电阻测定用信号线，将焊接的试样在125℃×24h下进行干燥，进一步进行85℃×60％rh×168小时的吸湿处理。接着，通过了3次回流焊处理工序(最大温度为265℃)。

将经过以上过程的试样用于(-65℃/+150℃)的条件的温度循环试验。

在每100循环测定了cu焊盘间的电阻值，直至1000循环为止。其结果，将电阻值的变化率(1000循环的电阻值/100循环的电阻值)小于10％的情况评价为“a”，将10％以上且小于50％的情况评价为“b”，将50％以上的情况评价为“c”，将无法进行导通的情况评价为“d”。

＜密合性＞

关于试样，使用万能型黏结强度试验机(dage4000，dage公司制造)，进行晶片剪切试验(diesheartest)，而对各向异性导电部件与teg芯片之间的密合性进行评价。

以实施例2的剥离强度为基准，将110％以上的情况评价为“aa”，将小于110％且90％以上的情况评价为“a”，将小于90％且50％以上的情况评价为“b”，将小于50％且10％以上的情况评价为“c”，将小于10％的情况评价为“d”。

＜面内绝缘性＞

在试样的各向异性导电部件的与teg芯片相反的一侧的面的、与cu焊盘接触的导通路及与该导通路相邻且不与cu焊盘接触的导通路上焊接电阻测定用信号线，并将焊接后的试样用于(-65℃/+150℃)的条件的温度循环试验。

在每100循环测定了上述导通路间的绝缘电阻值，直至1000循环为止。其结果，将电阻值的变化率(1000循环的电阻值/100循环的电阻值)小于10％的情况评价为“a”，将10％以上且小于50％的情况评价为“b”，将未能与旁边的导通路绝缘的情况评价为“c”。

将评价结果示于表1。

[表1]

根据表1所示结果可知，关于作为本发明的多层配线基板的实施例1～实施例11，密合性良好且导通性高，并且面内绝缘性也高，导通可靠性高，所述本发明的多层配线基板中，与电极接触的导通路中相邻的导通路彼此接触且不与电极接触的导通路不与其他导通路接触。

相对于此，根据比较例1～比较例4、比较例6可知，在与电极接触的导通路彼此未相互接触的情况下，密合性变低且导通性变差。而且，根据比较例5可知，若不与电极接触的导通路彼此相互接触，则绝缘性变差。

而且，根据实施例4、实施例5、实施例8、实施例9、实施例10、实施例11等的对比可知，优选配线基板的电极相较于钝化层更突出地形成，进而，优选配线基板具有树脂层。

根据以上的结果，本发明的效果明确。

符号说明

1-各向异性导电部件,2-绝缘性基材,3-导通路,3a、3b-导通路的突出部分,4-粘合层,6-绝缘性基材的厚度,7-导通路间的宽度,8-导通路的直径,9-导通路的中心间距离(间距),10-多层配线基板,11-配线基板,12-电极,13-树脂层,14-钝化层,20-配线基板。