栅极驱动装置制造方法
【专利摘要】一种栅极驱动装置，包括第一栅极驱动芯片以及N个第二栅极驱动芯片，N为正整数。第一栅极驱动芯片具有输入接脚以及第一电流输出接脚，第一栅极驱动芯片通过输入接脚接收参考电气信号并依据参考电气信号产生参考电流，第一电流输出接脚输出参考电流。各第二栅极驱动芯片具有电流输入接脚以及第二电流输出接脚，且由电流输入接脚接收参考电流并由输入接脚输出参考电流。其中，第一栅极驱动芯片以及第二栅极驱动芯片还依据参考电流来分别产生至少一第一输出信号及至少N个第二输出信号。
【专利说明】栅极驱动装置【技术领域】
[0001 ] 本发明是有关于一种栅极驱动装置。
【背景技术】
[0002]请参照图1，图1绘示已知的栅极驱动装置100的方块图。已知的栅极驱动装置100包括串接的栅极驱动芯片110以及120。栅极驱动芯片110具有输入接脚INPADl及输出接脚OUPADl，栅极驱动芯片120则具有输入接脚INPAD2及输出接脚0UPAD2。其中，栅极驱动芯片110的输出接脚OUPADl耦接至栅极驱动芯片120的输入接脚INPAD2，栅极驱动芯片110的输入接脚INPADl则接收电压VB。栅极驱动芯片110中的偏压电路112通过输入接脚INPADl来接收电压VB并依据电压VB来使栅极驱动芯片110的功能区块电路111产生输出信号(栅极驱动信号)GD1。另外，栅极驱动芯片110中，输入接脚INPADl以及输出接脚OUPADl是相互连接的，并藉此将电压VB由输入接脚INPADl经由输出接脚OUPADl传送至栅极驱动芯片120的偏压电路122。
[0003]功能区块电路111及112会分别依据偏压电路112以及122依据其所接收到的电压VB而分别产生的电流Il以及12来分别产生输出信号GDl以及GD2。然而，由于栅极驱动芯片110以及120间制程参数的差异，偏压电路111以及112所依据电压VB所分别产生的电流Il以及12有可能是不一致的，因此，功能区块电路111以及112所分别产生的输出信号⑶I以及⑶2也会产生不一致的现象。
【发明内容】
[0004]本发明提供多种栅极驱动装置，使其中的多个栅极驱动芯片不因制程间的差异而产生不同特性的输出信号。
[0005]本发明提出一种栅极驱动装置，包括第一栅极驱动芯片以及N个第二栅极驱动芯片，N为正整数。第一栅极驱动芯片具有输入接脚以及第一电流输出接脚，第一栅极驱动芯片通过输入接脚接收参考电气信号并依据参考电气信号产生参考电流，第一电流输出接脚输出参考电流。第二栅极驱动芯片串连耦接，各第二栅极驱动芯片具有电流输入接脚以及第二电流输出接脚，且由电流输入接脚接收参考电流并由输入接脚输出参考电流，第一级的第二栅极驱动芯片的电流输入接脚耦接至第一电流输出接脚以接收参考电流。其中，第一栅极驱动芯片以及第二栅极驱动芯片还依据参考电流来分别产生至少一第一输出信号及至少N个第二输出信号。
[0006]本发明还提出一种栅极驱动装置，包括多个栅极驱动芯片以及电流产生器。各栅极驱动芯片具有共享接脚，栅极驱动芯片的共享接脚相互耦接。电流产生器的一端耦接至各栅极驱动芯片的共享接脚，电流产生器的另一端耦接至参考接地电压，其中，各栅极驱动芯片产生至少一输出信号，并且，各栅极驱动芯片依据控制信号来使输出信号拉高至驱动电压或使电流产生器拉低输出信号至参考接地电压。
[0007]基于上述，本发明通过提供栅极驱动装置中的多个栅极驱动芯片相同的参考电流，并使各栅极驱动装置依据所接收的相同的参考电流来产生输出信号。如此一来，各栅极驱动芯片间的制程参数的变异将不会影响到输出信号的特性，有效提升栅极驱动装置所产生的多个输出信号的均匀度。
[0008]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【专利附图】
【附图说明】
[0009]图1绘示已知的栅极驱动装置100的方块图。
[0010]图2绘示本发明一实施例的栅极驱动装置200的示意图。
[0011]图3A绘示本发明另一实施例的栅极驱动装置300的示意图。
[0012]图3B~3C分别绘示本发明实施例的栅极驱动装置300的多个实施方式。
[0013]图4A绘示本发明另一实施例的栅极驱动装置400的示意图。
[0014]图4B~4C分别绘示本发明实施例的栅极驱动装置400的多个实施方式。
[0015]图5A绘示本发明实施例的栅极驱动装置的第一栅极驱动芯片的一实施方式。
[0016]图5B绘示本发明实施例的选择器512的一实施方式。
[0017]图6绘示本发明再一实施例的栅极驱动装置600的示意图。
[0018]图7A绘示本发明更一实施例的栅极驱动装置700的示意图。
[0019]图7B绘不本发明实施例的可编程参考电气信号产生器701的一实施方式。
[0020]图8A绘示本发明实施例的栅极驱动装置800的示意图。
[0021]图SB~SE分别绘示本发明实施例的栅极驱动装置800的不同实施方式。
[0022]图9A~9C分别绘示本发明实施例的栅极驱动装置900的不同实施方式。
[0023][主要元件标号说明]
[0024]100、200、300、400、500、600、700、800、900:栅极驱动装置
[0025]110,120,810 ~8N0、910、920:栅极驱动芯片
[0026]811~813,911~91N、921~92N:栅极驱动电路
[0027]111:功能区块电路112、122:偏压电路
[0028]210、310、410、510、610、710:第一栅极驱动芯片
[0029]221 ~22N、321、421、521:第二栅极驱动芯片
[0030]211,2211 ~22N1、311、3211、411、4211、511、611、6211:功能区块电路
[0031]512:选择器701:可编程参考电气信号产生器
[0032]7011:命令暂存器7012:参考电气信号产生器
[0033]801、901:电流产生器811、821:控制器
[0034]8111 ~811N、9111 ~91IM:子驱动电路
[0035]0T:输出端R:电阻
[0036]S⑶11:子输出信号CTl:子控制器
[0037]VGH、VGHM、VGL:驱动电压 INPADl ~INPADN:输入接脚
[0038]OUPADl~OUPADN:输出接脚 ES1、VSl:参考电气信号
[0039]IR:参考电流⑶I~⑶N:输出信号
[0040]VB:电压TRM:调整信号[0041]MR11、MR12、MR21、MR22:电流镜
[0042]ISl、IS2:参考电气信号产生器
[0043]Tl ~T6、TN1、TN2、TP1、TP2:晶体管
[0044]GND:参考接地电压SWl~SW4:开关
[0045]TLl:传输导线SPIS:可编程接口以接收命令信号
[0046]EPADl ~EPADN:共享接脚
【具体实施方式】
[0047]请参照图2,图2绘示本发明一实施例的栅极驱动装置200的示意图。栅极驱动装置200包括第一栅极驱动芯片210以及第二栅极驱动芯片221~22N。第一栅极驱动芯片210具有输入接脚INPADl以及电流输出接脚OUPADl，第二栅极驱动芯片221~22N则分别具有电流输入接脚INPAD2~INPADN以及电流输出接脚0UPAD2~0UPADN。在本实施例中，第一栅极驱动芯片210通过其输入接脚INPADl接收参考电气信号ESI。第一栅极驱动芯片210并依据参考电气信号ESl产生参考电流IR。其中，参考电流IR被传送至第一栅极驱动芯片210的电流输出接脚0UPAD1，参考电流IR并通过电流输出接脚OUPADl被传送至第一级的第二栅极驱动芯片221。
[0048]第一栅极驱动芯片210还包括功能区块电路211，参考电流IR除被传送至电流输出接脚OUPADl外，亦被传送至功能区块电路211。功能区块电路211则依据所接收的参考电流IR来产生输出信号GDI。具体一点来说明，第一栅极驱动芯片210所产生的输出信号⑶I可以用来作为显示面板的栅极驱动信号。也就是说，输出信号⑶I是一个用来驱动显示面板中的薄膜晶体管的栅极 驱动高电压以与门极低电压电平间转态的信号。当输出信号GDl由栅极驱动高电压转态至栅极低电压电平时，功能区块电路211可以依据参考电流IR来拉低输出信号GDl的电压电平。
[0049]附带一提的，功能区块电路211可以产生一个或多个的输出信号⑶I。
[0050]第二栅极驱动芯片221的电流输入接脚INPAD2与第一栅极驱动芯片210的电流输出接脚OUPADl相耦接，并且，第二栅极驱动芯片221通过电流输入接脚INPAD2接收参考电流IR，并将参考电流IR传送至其电流输出接脚0UPAD2。另外，参考电流IR则通过各级第二栅极驱动芯片221~22N间的耦接关系，来将参考电流IR传送至第二栅极驱动芯片221 ~22N。
[0051]第二栅极驱动芯片221~22N分别包括功能区块电路2211~22N1，功能区块电路2211~22N1则接受并依据参考电流IR来分别产生输出信号⑶2~⑶N。值得注意的是，由于第二栅极驱动芯片221~22N的功能区块电路2211~22N1所接收并据以拉低输出信号⑶2~⑶N的参考电流皆是相同的参考电流IR，并且，第一栅极驱动芯片210的功能区块电路211也同样是依据参考电流IR来拉低其所产生的输出信号GD1，因此，栅极驱动装置200所产生的输出信号⑶I~⑶N将不会因为第一栅极驱动芯片210以及第二栅极驱动芯片221~22N间的制程参数的差异，而致使所产生的输出信号⑶I~⑶N在被拉低至等于栅极低电压电平的下降速度上的差异。也就是说，栅极驱动装置200的输出信号GDl~⑶N的均匀度可以被有效地提升。
[0052]附带一提的，功能区块电路2211~22N1可以分别产生一个或多个的输出信号⑶2?⑶N。
[0053]以下请参照图3A，图3A绘示本发明另一实施例的栅极驱动装置300的示意图。栅极驱动装置300包括参考电气信号产生器IS1、第一栅极驱动芯片310以及第二栅极驱动芯片321。在本实施例中，参考电气信号产生器ISl是一个电流源,并稱接在第一栅极驱动芯片310的输入接脚INPADl与操作电压VCC间。参考电气信号产生器ISl产生电流信号的参考电气信号ESl以作为参考电流IR，并通过输入接脚INPADl传送参考电流IR至第一栅极驱动芯片310中的功能区块电路311以及第一栅极驱动芯片310的电流输出接脚0UPAD1。
[0054]第二栅极驱动芯片321的电流输入接脚INPAD2耦接至第一栅极驱动芯片310的电流输出接脚OUPADl并接收参考电流IR。参考电流IR并通过电流输入接脚INPAD2传送至第二栅极驱动芯片321中的功能区块电路3211以及第二栅极驱动芯片321中的电流输出接脚0UPAD2。
[0055]由上述的说明可以得知，第一栅极驱动芯片310中的功能区块电路311以及第二栅极驱动芯片321中的功能区块电路3211是接收相同的参考电流IR，也因此，功能区块电路311以及功能区块电路3211所分别产生的输出信号GDl以及GD2可以不受第一栅极驱动芯片310以及第二栅极驱动芯片321间制程参数的影响而产生彼此间的差异。也就是说，栅极驱动装置300所产生的输出信号GDl以及GD2的均匀度可以被提升。
[0056]以下请参照图3B?3C，图3B?3C分别绘示本发明实施例的栅极驱动装置300的多个实施方式。在图3B中，第一栅极驱动芯片300还包括电流镜MRll以及MR12。其中，电流镜MRl I接收参考电气信号产生器ISl所提供的参考电气信号ESl，并镜射参考电气信号ESl来产生参考电流IR，其中，参考电气信号ESl为电流信号。电流镜MR12则接收并镜射电流镜MRlI所产生的参考电流IR，以在电流镜MR12所耦接的电流输出接脚OUPADl输出参考电流IR。
[0057]附带一提的，电流镜MR12中还包括晶体管Tl，并通过晶体管Tl的漏极来传送参考电流IR至功能区块电路311。其中，晶体管Tl以1:1的比例来通过镜射方式，以传送参考电流IR至功能区块电路311。
[0058]第二栅极驱动芯片321则还包括电流镜MR21以及MR22，电流镜MR21耦接至第二栅极驱动芯片321的电流输入接脚INPAD2以接收参考电流IR。电流镜MR21并通过镜射的方式以将参考电流IR传送至电流镜MR22。电流镜MR22则接收参考电流IR，并通过镜射的方式以将参考电流IR传送至电流镜MR22所耦接的电流输出接脚0UPAD2。
[0059]同样地，电流镜MR22中还包括晶体管T2，并通过晶体管T2的漏极来传送参考电流IR至功能区块电路3211。其中，晶体管T2以1:1的比例来通过镜射方式，以传送参考电流IR至功能区块电路3211。
[0060]在图3C中，第一栅极驱动芯片310以及第二栅极驱动芯片321都分别仅具有一个电流镜MRll以及MR22。其中，第一栅极驱动芯片310中的电流镜MRll是利用N型的晶体管TNl以及TN2来建构的，而第二栅极驱动芯片321中的电流镜MR22则是利用P型的晶体管TPl以及TP2来建构。图3C实施方式与图3B所绘示的实施方式的操作细节是相同的，以下恕不多赘述。
[0061]值得注意的是，电流镜MRll以及MR22分别接收调整信号TRMl以及TRM2。电流镜MRll以及MR22可分别依据调整信号TRMl以及TRM2来进行所产生的参考电流IR的调整。上述的参考电流IR的调整方法可以通过调整信号TRMl以及TRM2来对晶体管TN1、TN2、TP1以及TP2的至少其中之一的长宽比进行调整来达成。而关于晶体管长宽比调整的细节为本领域技术人员所熟知的技术，以下恕不多赘述。
[0062]以下请参照图4A，图4A绘示本发明另一实施例的栅极驱动装置400的示意图。栅极驱动装置400包括参考电气信号产生器VS1、第一栅极驱动芯片410以及第二栅极驱动芯片420。在本实施例中，参考电气信号产生器VSl是一个电压源,并稱接在第一栅极驱动芯片310的输入接脚INPADl与参考接地电压GND间。参考电气信号产生器VSl产生电压信号的参考电气信号ESl,第一栅极驱动芯片410并转换参考电气信号ESl以产生参考电流IR，并通过输入接脚INPADl传送参考电流IR至第一栅极驱动芯片410中的功能区块电路411以及第一栅极驱动芯片410的电流输出接脚OUPADl。
[0063]第二栅极驱动芯片421的电流输入接脚INPAD2耦接至第一栅极驱动芯片410的电流输出接脚OUPADl并接收参考电流IR。参考电流IR并通过电流输入接脚INPAD2传送至第二栅极驱动芯片421中的功能区块电路4211以及第二栅极驱动芯片421中的电流输出接脚0UPAD2。
[0064]由上述的说明可以得知，第一栅极驱动芯片410中的功能区块电路411以及第二栅极驱动芯片421中的功能区块电路4211是接收相同的参考电流IR，也因此，功能区块电路311以及功能区块电路4211所分别产生的输出信号GDl以及GD2可以不受第一栅极驱动芯片410以及第二栅极驱动芯片421间制程参数的影响而产生彼此间的差异。也就是说，栅极驱动装置400所产生的输出信号GDl以及GD2的均匀度可以被提升。
[0065]以下请参照图4B?4C，图4B?4C分别绘示本发明实施例的栅极驱动装置400的多个实施方式。在图4B中，第一栅极驱动芯片400还包括电压电流转换器412，电压电流转换器412耦接输入接脚INPADl以接收参考电气信号VSl。其中，参考电气信号ESl以作为参考电压，电压电流转换器412依据参考电压进行转换以产生参考电流IR。电压电流转换器412包括电流镜MRll以及MR12。电流镜MRll接收参考电气信号ESl以作为偏压电压，并依据参考电气信号ESl产生参考电流IR。电流镜MRl I还通过镜射方式将参考电流IR传送至与电流镜MRll耦接的电流镜MR12。
[0066]电流镜MR12耦接在电流镜MRlI以及电流输出接脚0UPAD2之间。电流镜MR12接收参考电流IR并通过镜射的方式将参考电流IR传送至电流输出接脚0UPAD2。
[0067]在图4C中，电压电流转换器412仅包括一组电流镜MR11，而第二栅极驱动芯片421也仅包括一组电流镜MR21。其中，组成电流镜MRll的晶体管的型态与组成电流镜MR21的型态是互补的。并且，图4C实施方式与图4B所绘示的实施方式的动作细节是相同的，以下恕不多赘述。
[0068]请参照图5A，图5A绘示本发明实施例的栅极驱动装置的第一栅极驱动芯片的一实施方式。在本实施方式中，第一栅极驱动芯片510包括功能区块电路511、选择器512、参考电气信号产生器513、输入接脚INPADl以及电流输出接脚OUPADl。参考电气信号产生器513内建在第一栅极驱动芯片510中。选择器512则耦接在参考电气信号产生器513以及输入接脚INPADl之间。选择器512可选择参考电气信号产生器513所产生的参考电气信号ESI以及由外部通过输入接脚INPADl所输入的参考电气信号ESO的其中之一来进行输出。第一栅极驱动芯片510则依据选择器512所选择的结果(参考电气信号ESl)来产生参考电流IR。
[0069]也就是说，当参考电气信号ESl为电压信号时，第一栅极驱动芯片510可以通过电压转电流的方式来依据参考电气信号ESl以产生参考电流IR。而当参考电气信号ESl为电流信号时，第一栅极驱动芯片510可以使用参考电气信号ESl以作为参考电流IR。
[0070]请参照图5B，图5B绘示本发明实施例的选择器512的一实施方式。选择器512包括开关SWl以及SW2，开关SWl串接在输入接脚INPADl以及选择器512的输出端OT间，开关SW2则串接在参考电气信号产生器513以及选择器512的输出端OT间。当开关SWl导通时，开关SWl选择传送输入接脚INPADl所传至的参考电气信号ESO至选择器512的输出端0T。相对地，当开关SW2导通时，开关SW2择传送参考电气信号产生器513所传至的参考电气信号ESI选择器512的输出端0T。并且，开关SWl以及SW2不会同时被导通。
[0071]请参照图6,图6绘示本发明再一实施例的栅极驱动装置600的示意图。栅极驱动装置600包括第一栅极驱动芯片610以及第二栅极驱动芯片621。第一栅极驱动芯片610包括功能区块电路611、开关SW3、参考电气信号产生器IS2、输入接脚INPADl以及电流输出接脚0UPAD1。第二栅极驱动芯片621则包括功能区块电路6211、开关SW4、传输导线TL1、输入接脚INPAD2以及电流输出接脚0UPAD2。其中，在第一栅极驱动芯片610中，参考电气信号产生器IS2为电流源，用来提供参考电流IR。在第一栅极驱动芯片610及第二栅极驱动芯片621间，输入接脚INPAD2耦接至电流输出接脚OUPADl，并藉以由第一栅极驱动芯片610传输参考电流IR至第二栅极驱动芯片621。在第二栅极驱动芯片621中，传输导线TLl被耦接在输入接脚INPAD2以及电流输出接脚0UPAD2间，用来传输参考电流IR至下一级的第二栅极驱动芯片。
[0072]开关SW3串接在功能区块电路611与参考电气信号产生器IS2间，开关SW4则串接在功能区块电路6211与参考电气信号产生器IS2间。当开关SW3及SW4被导通时，分别传送参考电流IR至功能区块电路611与功能区块电路6211。
[0073]请参照图7A，图7A绘示本发明更一实施例的栅极驱动装置700的示意图。栅极驱动装置700包括第一栅极驱动芯片710以及可编程参考电气信号产生器701。可编程参考电气信号产生器701耦接至第一栅极驱动芯片710的输入接脚INPADl以传送参考电气信号ESI。第一栅极驱动芯片710的电流输出接脚OUPADl则耦接至第一级的第二栅极驱动芯片(未绘示)。
[0074]可编程参考电气信号产生器701具有可编程接口以接收命令信号SPIS。可编程参考电气信号产生器701并依据命令信号SPIS以产生参考电气信号ESI。其中，可编程接口可以是串行周边接口。
[0075]请参照图7B，图7B绘示本发明实施例的可编程参考电气信号产生器701的一实施方式。可编程参考电气信号产生器701包括命令暂存器7011以及参考电气信号产生器7012。命令暂存器7011接收并暂存命令信号SPIS所传送的命令数据。参考电气信号产生器7012耦接命令暂存器7011以及输入接脚INPADl。参考电气信号产生器7012依据命令信号来产生及/或调整参考电气信号ESI。
[0076]通过可编程参考电气信号产生器701，本实施例的栅极驱动装置700可以提供使用者一个可编程接口，来调整栅极驱动装置700中的参考电流的大小，进以调整其所产生的输出信号的电压拉低的速度。[0077]请参照图8A，图8A绘示本发明实施例的栅极驱动装置800的示意图。栅极驱动装置800包括栅极驱动芯片810?8N0以及电流产生器801。栅极驱动芯片810?8N0分别具有共享接脚EPADl?EPADN，且栅极驱动芯片810?8N0的共享接脚EPADl?EPADN相互耦接。电流产生器801的一端耦接至栅极驱动芯片810?8N0的共享接脚EPADl?EPADN，电流产生器801的另一端耦接至参考接地电压GND。电流产生器801用以由各栅极驱动芯片810?8N0的共享接脚EPADl?EPADN汲取参考电流IR至参考接地电压GND。其中，各栅极驱动芯片810?8N0产生至少一个输出信号⑶I?⑶N。各栅极驱动芯片依据控制信号来使输出信号GDl?GDN拉高至驱动电压或使电流产生器801拉低输出信号GDl?GDN至参考接地电压GND。
[0078]值得注意的是，在本实施例中，所有的栅极驱动芯片810?8N0用来拉低输出信号⑶I?⑶N的参考电流IR都是由电流产生器801所提供的。因此，栅极驱动芯片810?8N0拉低输出信号GDl?GDN的拉低能力都是相同的。也就是说，输出信号GDl?GDN的被拉低速度是相同的。
[0079]另外，参考接地电压GND可以O电压电平的电压，或也可以是非O的任意电压电平的电压。
[0080]以下请参照图8B?8E，图8B?8D分别绘示本发明实施例的栅极驱动装置800的不同实施方式。在图8B中，栅极驱动装置800包括栅极驱动芯片810、820，而栅极驱动芯片810包括由控制器811以及晶体管Tl及T2所构成的栅极驱动电路，栅极驱动芯片820则包括由控制器821以及晶体管T3及T4所构成的栅极驱动电路。控制器811以及821分别依据时钟信号CKV提供控制信号至晶体管Tl?T2的栅极以及晶体管T3?T4的栅极。在栅极驱动芯片810中，晶体管Tl的第一端耦接至第二参考电压(在本实施例中第二参考电压为驱动电压VGH)，晶体管Tl的控制端为其栅极，而晶体管Tl的第二端产生输出信号GDI。晶体管T2的第一端耦接至晶体管Tl的第二端，晶体管T2的控制端为其栅极，晶体管T2的第二端耦接至栅极驱动芯片810的共享接脚EPADl。
[0081]在栅极驱动芯片820中，晶体管T3的第一端耦接至驱动电压VGH，晶体管T3的控制端为其栅极，而晶体管T3的第二端产生输出信号GD2。晶体管T4的第一端耦接至晶体管T3的第二端，晶体管T4的控制端为其栅极，晶体管T4的第二端耦接至栅极驱动芯片820的共享接脚EPAD2。
[0082]在本实施例中，电流产生器801为电阻R，电阻R串接在共享接脚EPADl?EPAD2以及第一参考电压(在本实施例中第一参考电压为参考接地电压GND)间。在当晶体管T2被导通时，输出信号GDl通过电阻R所产生的参考电流IR被拉低，并使输出信号GDl下降至等于参考接地电压GND。
[0083]在图8C中，电流产生器801则为电流源IS3。电流源IS3用以提供由共享接脚EPADl?EPAD2的其中之一流向参考接地电压GND的参考电流IR以拉低输出信号⑶I或GD2。
[0084]在图8D中，栅极驱动芯片810包括多个栅极驱动电路811?813。所有的栅极驱动电路811?813共同耦接至共享接脚EPADI，并藉由共享接脚EPADI接至电流产生器801。
[0085]在图SE中，栅极驱动芯片810、820中的栅极驱动电路还包括多个子驱动电路。以栅极驱动芯片810为范例，栅极驱动芯片810包括多个子驱动电路8111?811N。再以其中的子驱动电路8111为范例，子驱动电路8111包括子控制器CT1、晶体管T5以及T6。子控制器CTl产生子控制信号，并将子控制信号传送至晶体管T5以及T6的控制端。晶体管T5的第一端接收输出信号GD1，晶体管T5的第二端则产生子输出信号SGD11。晶体管T6的第一端接收子输出信号SGD11，其第二端耦接至第三参考电压(本实施例的第三参考电压为驱动电压VGL)。
[0086]以下请参照图9A?9C，图9A?9C分别绘示本发明实施例的栅极驱动装置900的不同实施方式。在图9A中，栅极驱动装置900包括栅极驱动芯片910及920以及电流产生器901。栅极驱动芯片910及920分别具有共享接脚EPADl以及EPAD2，共享接脚EPADl以及EPAD2相互耦接。电流产生器901的一端耦接至栅极驱动芯片910以及920的共享接脚EPADl以及EPAD2。电流产生器901的另一端耦接至第一参考电压(在本实施例中第一参考电压为驱动电压VGH)。电流产生器901分别在栅极驱动芯片910及920的共享接脚EPADl以及EPAD2与驱动电压VGH间提供参考电流。
[0087]栅极驱动芯片910包括至少一栅极驱动电路911?91N，栅极驱动芯片920则包括至少一栅极驱动电路921?92N。以栅极驱动电路911为范例，栅极驱动电路911包括控制器CTl以及晶体管Tl及T2。晶体管Tl具有第一端、第二端以及控制端。晶体管Tl的第一端耦接至第二参考电压(在本实施例中第二参考电压为参考接地电压GND)，其第二端产生输出信号GD1，其中，晶体管Tl的控制端接收控制器CTl所产生的控制信号。晶体管T2具有第一端、第二端以及控制端。晶体管T2的第一端耦接至晶体管Tl的第二端，晶体管T2的控制端接收控制器CTl所产生的控制信号，且晶体管T2的第二端耦接至对应的共享接脚EPADI。在本实施方式中，电流产生器901由电阻R所建构。
[0088]在图9B中，与图9A的实施方式不同的，电流产生器901由电流源I S3所建构。
[0089]此外，在图9C中，栅极驱动芯片910中的栅极驱动电路911还包括多个子驱动电路9111?911M。以子驱动电路9111为范例，子驱动电路9111包括子控制器CTll以及晶体管T5以及T6。晶体管T6的第一端接收输出信号⑶1，其第二端产生子输出信号S⑶11，其中，晶体管T6的控制端接收子控制器CTll所产生的子控制信号。晶体管T5的第一端耦接子输出信号SGD11，其第二端接收第一参考电压(本实施例的第三参考电压等于驱动电压VGH)，其中，晶体管T5的控制端接收子控制器CTll所产生的子控制信号。
[0090]附带一提的，本实施例中的电流产生器901串接在共享接脚EPAD1、EPAD2与驱动电压VGHM间。
[0091]综上所述，本发明通过提供栅极驱动装置中的多个栅极驱动芯片相同的参考电流，并使各栅极驱动装置依据所接收的相同的参考电流来拉低或/及拉高所产生输出信号。并藉以维持输出信号的均匀度，提升栅极驱动装置的效能。
[0092]虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属【技术领域】中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求范围所界定者为准。
【权利要求】
1.一种栅极驱动装置，包括: 一第一栅极驱动芯片，该第一栅极驱动芯片具有一输入接脚以及一第一电流输出接脚，该第一栅极驱动芯片通过该输入接脚接收一参考电气信号并依据该参考电气信号产生一参考电流，该第一电流输出接脚输出该参考电流；以及 N个第二栅极驱动芯片，该N个第二栅极驱动芯片串连耦接，各该第二栅极驱动芯片具有一电流输入接脚以及一第二电流输出接脚，且由该电流输入接脚接收该参考电流并由该输入接脚输出该参考电流，第一级的第二栅极驱动芯片的该电流输入接脚耦接该第一电流输出接脚以接收该参考电流，N为正整数， 其中，该第一栅极驱动芯片以及该N个第二栅极驱动芯片还依据该参考电流来分别产生至少一第一输出信号及至少N个第二输出信号。
2.根据权利要求1所述的栅极驱动装置，其中该第一栅极驱动芯片包括: 一电压电流转换器，耦接该输入接脚以接收该参考电气信号，其中该参考电气信号为一参考电压，该电压电流转换器依据该参考电压进行转换以产生该参考电流。
3.根据权利要求2所述的栅极驱动装置，其中该电压电流转换器包括: 至少一电流镜，接收该参考电压作为偏压电压并据以产生该参考电流，该电流镜并耦接该第一电流输出接脚，该电流镜通过镜设该参考电流以由该第一电流输出接脚输出该参考电流。
4.根据权利要求1所述的栅极驱动装置，其中该第一栅极驱动芯片包括: 至少一电流镜，接收电流信号的该参考电气信号，并镜射该参考电气信号以产生该参考电流，该电流镜并耦接该第一电流输出接脚，并由该第一电流输出接脚输出该参考电流。
5.根据权利要求1所述的栅极驱动装置，其中各该第二栅极驱动芯片包括: 至少一电流镜，接收电流信号的该参考电气信号，并镜射该参考电气信号以产生该参考电流，该电流镜并耦接该第一电流输出接脚，并由该第一电流输出接脚输出该参考电流。
6.根据权利要求1所述的栅极驱动装置，其中该第一栅极驱动芯片包括: 一参考电气信号产生器，耦接该输入接脚并用以产生该参考电气信号。
7.根据权利要求6所述的栅极驱动装置，其中该第一栅极驱动芯片还包括: 一选择器，耦接在该参考电气信号产生器与该输入接脚的耦接路径间，该第一栅极驱动通过该选择器以依据一选择信号选择接收由该第一栅极驱动芯片外部产生号或该参考电气信号产生器所产生的该参考电气信号。
8.根据权利要求6所述的栅极驱动装置，其中该参考电气信号产生器为一电流源，用以产生电流信号的该参考电气信号以作为该参考电流，其中该电流源通过一第一传输导线耦接该第一电流输出接脚，并通过该第一传输导线传送该参考电流至该第一电流输出接脚。
9.根据权利要求8所述的栅极驱动装置，其中各该第二栅极驱动芯片包括一第二传输导线，该第二传输导线耦接在各该第二栅极驱动芯片的该电流输入接脚以及该第二电流输出接脚间。
10.根据权利要求1所述的栅极驱动装置，其中还包括: 一可编程参考电气信号产生器，耦接该输入接脚，该可编程参考电气信号产生器具有一可编程接口以接收一命令信号，该可编程参考电气信号产生器并依据该命令信号以产生该参考电气信号。
11.根据权利要求10所述的栅极驱动装置，其中该可编程参考电气信号产生器包括: 一命令暂存器，接收并暂存该命令信号；以及 一参考电气信号产生器，耦接该命令暂存器以及该输入接脚，依据该命令信号来产生及/或调整该参考电气信号。
12.根据权利要求10所述的栅极驱动装置，其中该可编程接口为串行周边接口。
13. 根据权利要求1所述的栅极驱动装置，其中该第一栅极驱动芯片包括: 一第一功能区块电路，接收该参考电流并依据该参考电流来产生该第一输出信号， 各该第二栅极驱动芯片包括: 一第二功能区块电路，接收该参考电流并依据该参考电流来产生该至少一第二输出信号。
14.一种栅极驱动装置，包括: 多个栅极驱动芯片，各该栅极驱动芯片具有一共享接脚，该多个栅极驱动芯片的共享接脚相互耦接；以及 一电流产生器，该电流产生器的一端耦接至各该栅极驱动芯片的共享接脚，该电流产生器的另一端耦接至一第一参考电压，该电流产生器在该各该栅极驱动芯片的共享接脚与该第一参考电压间提供一参考电流， 其中，各该栅极驱动芯片产生至少一输出信号，各该栅极驱动芯片依据一控制信号来使该输出信号在该第一参考电压及一第二参考电压间进行转态。
15.根据权利要求14所述的栅极驱动装置，其中各该栅极驱动芯片包括至少一栅极驱动电路，该栅极驱动电路包括: 一第一晶体管，具有第一端、第二端以及控制端，该第一晶体管的第一端耦接至该第二参考电压，其第二端产生该输出信号，其中控制端接收该控制信号；以及 一第二晶体管，具有第一端、第二端以及控制端，该第二晶体管的第一端耦接至该第一晶体管的第二端，该第二晶体管的控制端接收该控制信号，且该第二晶体管的第二端耦接至对应的该共享接脚。
16.根据权利要求15所述的栅极驱动装置，其中当该第一参考电压为一参考接地电压时，该第二参考电压为一驱动电压，当该第一参考电压为一驱动电压，该第二参考电压为一参考接地电压。
17.根据权利要求15所述的栅极驱动装置，其中该栅极驱动电路还包括: 多个子驱动电路，接收该输出信号，各该子驱动电路包括: 一子控制器，产生一子控制信号； 一第三晶体管，具有第一端、第二端以及控制端，该第三晶体管的第一端接收该输出信号，其第二端产生一子输出信号，其中控制端接收该子控制信号；以及 一第四晶体管，具有第一端、第二端以及控制端，该第四晶体管的第一端耦接该子输出信号，其第二端耦接至一第三参考电压，其中控制端接收该子控制信号。
18.根据权利要求14所述的栅极驱动装置，其中该电流产生器为一电阻，该电阻串接在各该栅极驱动芯片的共享接脚与该第一参考电压间。
19.根据权利要求14所述的栅极驱动装置，其中该电阻为可变电阻。
20.根据权利要求 14所述的栅极驱动装置，其中该电流产生器为一电流源，用以产生该参考电流。
【文档编号】G09G3/20GK103489388SQ201210190794
【公开日】2014年1月1日 申请日期:2012年6月11日 优先权日:2012年6月11日
【发明者】黄英能, 谢致远, 黄杰忠, 游宗颖 申请人:联咏科技股份有限公司