像素驱动电路及其驱动方法、阵列基板、显示装置的制造方法
【技术领域】
[0001] 本发明涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、阵列基板、 显示装置。
【背景技术】
[0002] AMOLED(ActiveMatrixOrganicLight-EmittingDiode，有源矩阵有机发光二极 管）显示器具有自发光、超薄、反应速度快、对比度高、视角广等诸多优点，是目前受到广泛 关注的一种显示器件。
[0003] AMOLED显示器包括矩阵式排布的多个像素，驱动和控制每个像素进行灰阶的显示 依赖于像素内部的像素驱动电路。像素驱动电路主要包括：开关管、电容和〇LED(Organic Light-EmittingDiode，有机发光二极管）发光器件，如图1所示，为一种常见的像素驱动 电路，该像素驱动电路包括控制开关管Tc、驱动开关管Td和电源开关管Tv三个开关管，以 及第一电容Cl和第二电容C2两个电容；其中，控制开关管Tc的控制端接收栅极控制信号 Sc，控制开关管Tc的输入端接收数据信号Data，数据信号Data具有两种电位：数据电位 Vdata和基准电位Vref;电源开关管Tv的控制端接收电源控制信号Sv，电源开关管Tv的输 入端接收电源电压信号VDD;驱动开关管Td的控制端连接控制开关管Tc的输出端，驱动开 关管Td的输入端连接电源开关管Tv的输出端；第一电容Cl的第一端连接驱动开关管Td 的控制端，第一电容Cl的第二端连接驱动开关管Td的输出端，控制开关管Tc的输出端、驱 动开关管Td的控制端和第一电容Cl的第一端的公共端为输入节点n;发光器件D的阳极 连接驱动开关管Td的输出端，发光器件D的阴极连接电源负极VSS;第二电容C2的第一端 连接发光器件D的阳极，第二电容C2的第二端连接发光器件D的阴极，第一电容Cl的第二 端、驱动开关管Td的输出端、发光器件D的阳极和第二电容C2的第一端的公共端为输出节 点P。
[0004] 在上述像素驱动电路的实际应用过程中，本申请发明人发现，上述像素驱动电路 的功耗较高，且驱动方法复杂。
【发明内容】
[0005] 为克服上述现有技术中的缺陷，本发明提供一种像素驱动电路及其驱动方法、阵 列基板、显示装置，以降低像素驱动电路的功耗，简化像素驱动电路的驱动方法。
[0006] 为达到上述目的，本发明采用如下技术方案：
[0007] 本发明的第一方面提供了一种像素驱动电路，所述像素驱动电路的一个驱动周期 依次包括：重置时段、补偿时段、数据写入时段和发光时段，所述像素驱动电路包括：重置 单元，所述重置单元接收基准控制信号和基准信号，所述基准信号的电位为基准电位，所述 重置单元用于：在所述重置时段和所述补偿时段，在所述基准控制信号的控制下将所述基 准信号输出；数据写入单元，所述数据写入单元接收栅极控制信号和数据信号，所述数据信 号的电位为数据电位，所述数据写入单元用于：在所述数据写入时段，在所述栅极控制信号 的控制下将所述数据信号输出；与所述重置单元连接且与所述数据写入单元连接的补偿 单元，所述补偿单元还与输出节点连接，所述补偿单元接收电源电压信号，所述补偿单元用 于：在所述重置时段，利用所述基准信号和处于低电位的电源电压信号，将所述输出节点的 电位重置为重置电位，在所述补偿时段，利用所述基准信号和处于高电位的电源电压信号， 将所述输出节点的电位从所述重置电位上拉至第一电位，在所述数据写入时段，利用所述 数据信号和处于浮空状态的电源电压信号，将所述输出节点的电位从所述第一电位上拉至 第二电位，在所述发光时段，在处于高电位的电源电压信号的作用下，生成一发光驱动信号 并输出至所述输出节点；与所述输出节点连接的发光单元，所述发光单元还与电源负极连 接，所述发光单元用于：在所述发光时段，在所述发光驱动信号的驱动下发光。
[0008] 可选的，所述重置单元包括：重置开关管，所述重置开关管的控制端接收所述基准 控制信号，输入端接收所述基准信号，输出端连接所述补偿单元。
[0009] 可选的，所述数据写入单元包括：控制开关管，所述控制开关管的控制端接收所述 栅极控制信号，所述控制开关管的输入端接收所述数据信号，所述控制开关管的输出端连 接所述补偿单元。
[0010] 可选的，所述补偿单元包括：驱动开关管，所述驱动开关管的控制端连接所述重置 单元且连接所述数据写入单元，所述驱动开关管的输入端接收所述电源电压信号，所述驱 动开关管的输出端连接所述输出节点；第一电容，所述第一电容的第一端连接所述驱动开 关管的控制端，所述第一电容的第二端连接所述驱动开关管的输出端。
[0011] 可选的，所述发光单元包括：发光器件，所述发光器件的阳极连接所述输出节点， 所述发光器件的阴极连接所述电源负极；第二电容，所述第二电容的第一端连接所述发光 器件的阳极，所述第二电容的第二端连接所述发光器件的阴极。
[0012] 可选的，所述像素驱动电路还包括：与所述补偿单元连接的电源单元，所述电源 单元接收电源控制信号和所述电源电压信号；所述电源单元用于：在所述重置时段和所述 发光时段，在所述电源控制信号的控制下将处于高电位的电源电压信号输出至所述补偿单 元；在所述补偿时段，在所述电源控制信号的控制下将处于低电位的电源电压信号输出至 所述补偿单元；在所述数据写入时段，在所述电源控制信号的控制下使所述电源电压信号 处于浮空状态。
[0013] 可选的，所述电源单元包括：电源开关管，所述电源开关管的控制端接收所述电源 控制信号，所述电源开关管的输入端接收所述电源电压信号，所述电源开关管的输出端连 接所述补偿单元。
[0014] 本发明的第二方面提供了一种像素驱动电路的驱动方法，用于驱动权利要求以上 任一项所述像素驱动电路，所述像素驱动电路包括：重置单元、数据写入单元、补偿单元和 发光单元，其中所述补偿单元和所述发光单元的公共端为输出节点，所述驱动方法包括多 个驱动周期，每个所述驱动周期依次包括：重置时段，向所述重置单元输入基准控制信号和 基准信号，使所述重置单元在所述基准控制信号的控制下将所述基准信号输出至所述补偿 单元，并向所述补偿单元输入处于低电位的电源电压信号，将所述输出节点的电位重置为 重置电位，其中，所述基准信号的电位为基准电位；补偿时段，向所述重置单元输入所述基 准控制信号和所述基准信号，使所述重置单元在所述基准控制信号的控制下将所述基准信 号输出至所述补偿单元，并向所述补偿单元输入处于高电位的电源电压信号，将所述输出 节点的电位从所述重置电位上拉至第一电位；数据写入时段，向所述数据写入单元输入栅 极控制信号和数据信号，使所述数据写入单元在所述栅极控制信号的控制下将所述数据信 号输出至所述补偿单元，并使所述电源电压信号处于浮空状态，将所述输出节点的电位从 所述第一电位上拉至第二电位，其中，所述数据信号的电位为数据电位；发光时段，向所述 补偿单元输入处于高电位的电源电压信号，使所述补偿单元在所述处于高电位的电源电压 信号的作用下生成一发光驱动信号，利用所述发光驱动信号驱动所述发光单元发光。
[0015] 本发明的第三方面提供了一种阵列基板，包括以上任一项所述的像素驱动电路。
[0016] 本发明的第四方面提供了一种显示装置，包括以上所述的阵列基板。
[0017] 本发明所提供的像素驱动电路及其驱动方法、阵列基板、显示装置中，像素驱动电 路包括重置单元、数据写入单元、补偿单元和发光单元，重置单元在重置时段和补偿时段向 像素驱动电路的补偿单元提供一基准信号，以便补偿单元在重置时段对输出节点的电位进 行重置，在补偿时段将输出节点的电位上拉，数据写入单元在数据写入时段将数据信号提 供给补偿单元，以便补偿单元在数据写入时段将输出节点的电位再次进行上拉，补偿单元 会在发光时段生成一发光驱动信号，驱动发光单元发光。显然的，上述像素驱动电路中，由 于单独设置了重置单元来提供基准信号，基准信号的电位为基准电位，因此在由上一帧图 像的灰阶变化为当前帧图像的灰阶的过程中，数据信号的电位无需先从上一帧对应的数据 电位跳变至基准电位，再从基准电位跳变至当前帧对应的数据电位，而是能够直接由上一 帧对应的数据电位跳变至当前帧对应的数据电位。从第1帧~第n帧，数据信号的电位的 跳变过程为：Vdatal-Vdata2 -Vdata3 -Vdatan，进一步的，若连续两帧或两帧以上 图像显示的灰阶相同，则数据信号的电位无需进行跳变，从而完成n帧的驱动过程数据信 号的电位仅需进行小于或等于（n-1)次的跳变，跳变频率f至少减小一半；且数据信号的电 位每次跳变均是在两个数据电位（均是高电位）之间变化，跳变的幅值大大减小，有效的降 低了像素驱动电路功耗。
[0018] 并且，显然的，重置单元仅在重置时段和补偿时段工作，即控制重置单元的基准控 制信号仅在重置时段和补偿时段为打开，其余时段均关闭，每一帧基准控制信号仅开关一 次；数据写入单元仅在数据写入时段工作，即控制数据写入单元的栅极控制信号的电位仅 在数据写入时段打开，其余时段均关闭，每一帧栅极控制信号仅开关一次；数据信号的电位 仅在连续的两帧灰阶发生改变时跳变；这些均使控制时序得以简化，从而简化了驱动方法。
【附图说明】
[0019] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以 根据这些附图获得其它的附图。
[0020] 图1为现有技术中的像素驱动电路的结构图；
[0021 ] 图2为图1所示出的像素驱动电路的控制时序图；
[0022] 图3为本发明实施例所提供的像素驱动电路的基本结构图；
[0023] 图4为本发明实施例所提供的像素驱动电路的具体结构图；
[0024] 图5为本发明实施例所提供的像素驱动电路的控制时序图；
[0025] 图6a~图6d为本发明实施例所提供的像素驱动电路在一个驱动周期内的工作过 程图；
[0026] 图7为本发明实施例所提供的像素驱动电路的另一种基本结构图；
[0027] 图8为本发明实施例所提供的像素驱动电路的另一种具体结构图；
[0028] 图9为本发明实施例所提供的像素驱动电路的另一种控制时序图；
[0029] 附图标记说明：
[0030] Tr-重置开关管； Tc-