显示在对置衬底76侧的情况下，通过对置电极76B看得见电泳器件71 ；因此，对置电极76B的透光性(透射性)可以优先地尽可能高，并且可以是，例如，80%或者更高。而且，对置电极76B的电阻可以优先地尽可能低，并且可以是，例如，100 Ω/sq或者更低。
[0129]电泳器件71包括在绝缘液体72中的迀移粒子73和具有多个细孔74A的多孔层74，如上所描述的。用绝缘液体72填充在TFT层60与对置衬底76之间的空间，并且多孔层74可以由，例如，间隔件77支撑。可以例如多孔层74为边界，将用绝缘液体72填充的空间划分为在更接近像素电极75的一侧的避让区域R1和在更接近对置电极76B的一侧的显示区域R2。绝缘液体72、迀移粒子73、和多孔层74的配置与上面描述的配置相似。注意，在待在稍后描述的图16和图17中，出于简化示意图起见，仅仅图示了一部分细孔74A。
[0130]多孔层74可以与像素电极75和对置电极76B中的一个相邻，并且可以不清楚地划分出避让区域R1和显示区域R2。迀移粒子73根据电场朝着像素电极75或者对置电极76B移动。
[0131]间隔件77的厚度可以是，例如，10 μπι至ΙΟΟμ??(包括10 μπι和ΙΟΟμ??)，并且可以优选地尽可能薄。这可以减少功耗。间隔件77可以由，例如，诸如高分子材料等绝缘材料制成，并且可以按照，例如，网格图案，设置在TFT层60与对置电极76之间。间隔件77的设置和形状不做特别限制；然而，间隔件77可以优选地设置为不干扰迀移粒子73的移动并且均匀地分布迀移粒子73。
[0132]在处于初始状态下的电子器件2中，迀移粒子73设置在避让区域R1中(参照图16)。由于在这种情况下迀移粒子73在所有像素中被多孔层74遮蔽，所以，当从对置衬底76侧看电泳器件71时，电泳器件71处于未提供对照(未显示出图像)的状态下。
[0133]当通过TFT 61选择像素，并且在像素电极75与对置电极76A之间施加电场时，如图17所图示的，在像素中的每一个像素中，迀移粒子74通过多孔层74 (细孔74A)从避让区域R1移动至显示区域R2。由于在这种情况下迀移粒子73被多孔层74遮蔽的像素和迀移粒子73未被多孔层74遮蔽的像素同时存在，所以，当从对置衬底76侧看电泳器件71时，电泳器件71处于提供了对照的状态下。由此，显示出图像。
[0134]在本实施例中，在对材料衬底10的表面抛光之后，在材料衬底10的表面上形成平坦化膜20，并且这可以同时处理在材料衬底10的表面上的凹进缺陷12和突出缺陷11，从而获得具有带少量凹进缺陷和少量突出缺陷的卓越表面平滑度的衬底1。这可以减少对诸如TFT层60等电子元件的损坏，并且可以改进产率。
[0135]而且，为了在由塑料片制成的柔韧材料衬底10上形成电子电路，考虑到对电气性能的影响，需要高表面平滑度，并且限制材料衬底10的选取。在本实施例中，可以使用表面平滑度不那么高的材料衬底10，从而增加材料衬底10的选取。
[0136]进一步地，为了在由塑料片制成的柔韧材料衬底10上形成电子电路，可以优选的是具有少量凹进缺陷和少量突出缺陷的材料衬底10，并且将材料衬底10的验收标准设置为高等级会导致成本增加。在本实施例中，可以放宽材料衬底10的验收标准，从而减少材料衬底10的成本。
[0137](修改示例1)
[0138]图18图示了制造根据修改示例1的衬底1的方法的流程。该修改示例与制造根据前述实施例的衬底1的方法相同，不同之处在于，平坦化形成还用作阻挡涂层的无机膜作为平坦化膜20。因此，将参照图2至图4对与前述实施例中的过程相同的过程进行描述。
[0139](将材料衬底10粘结至支撑体30的过程)
[0140]首先，按照与在前述实施例中的方式相似的方式，通过在图2和图3中图示的过程，借助粘合层40，将材料衬底10粘结至支撑体30 (在图18中的步骤S101)。
[0141](对材料衬底10的表面抛光的过程)
[0142]接下来，按照与在前述实施例中的方式相似的方式，通过在图4中图示的过程，对材料衬底10的表面抛光(在图18中的步骤S102)。由此，将存在于材料衬底10的表面上的突出缺陷11刮掉。
[0143](清洁和预处理)
[0144]接下来，清洁材料衬底10的表面，为在后续过程中形成平坦化膜20做准备(在图18中的步骤S103)，并且执行预处理(在图18中的步骤S104)。
[0145](在材料衬底10的表面上形成平坦化膜20的过程)
[0146]之后，在材料衬底10的表面上形成平坦化膜20，如图19所图示的(在图18中的步骤S108)。由此，用平坦化膜20填充存在于材料衬底10的表面上的凹进缺陷12和由抛光过程导致的抛光瑕疵13。与此同时，用平坦化膜20覆盖在抛光之后余留的突出缺陷11。由此，形成平坦化膜20的平滑表面。
[0147]在本修改示例中，平坦化形成还用作阻挡涂层的无机膜作为平坦化膜20。无机膜的材料的示例可以包括S1x膜、SiNx膜、S1N膜、和A1203膜。注意，平坦化膜20可以是树脂膜和无机膜的混合膜，只要该混合膜具有阻挡涂层性能。
[0148]作为形成平坦化膜20的技术，可以使用狭缝涂布、丝网印刷、凹版涂布、旋转涂布、和喷涂、CVD、ALD、溅射方法、或者任何其他方法。
[0149]在平坦化膜20与材料衬底10之间的热行为存在很大差异的情况下，在制造过程中的热过程累积了应变应力。例如，在热膨胀系数之差较大的情况下，在加热过程中可能会发生衬底翘曲或者膜剥离，并且在热收缩率之差较大的情况下，当温度在加热过程之后返回到室温时可能会发生衬底翘曲或者膜剥离。为此，平坦化膜20可以优选地由具有相同或者基本相同的热行为(诸如，热膨胀系数和热收缩率)的材料制成。而且，平坦化膜20可以优选地由，例如但不限于，对用于材料衬底10的化学组分和官能团具有高亲和性的材料制成。另外，平坦化膜20可以优选地对在稍后过程中形成功能区3期间的温度具有耐热性。
[0150]平坦化膜20的厚度T20可以优选地小于材料衬底10的厚度T10。在材料衬底10比平坦化膜20更薄的情况下，可能不会覆盖到在对材料衬底10的表面抛光之后余留的突出缺陷11。而且，当平坦化膜20的热收缩率较大时，在稍后过程中形成功能区期间的加热过程增加了平坦化膜20的膜收缩率，从而导致衬底1翘曲。进一步地，厚度T20越大，越增加了对其的影响。因此，平坦化膜20的厚度T20可以优选地，例如，等于或者小于材料衬底10的厚度T10的五分之一，更加优选地等于或者小于七分之一，并且再更加优选地等于或者小于十分之一。
[0151](后烘焙)
[0152]注意，在形成树脂膜和无机膜的混合膜作为平坦化膜20的情况下，在平坦化材料衬底10的表面上形成平坦化膜20之后，可以用例如但不限于烘箱或者IR(红外)炉对平坦化膜20执行烧结(后烘焙)。在执行该过程时的温度可以优选地等于或者低于包括材料衬底10、平坦化膜20、支撑体30和粘合层40的堆叠结构的相应层的材料的耐热温度。而且，在执行该过程时的烘焙温度可以优选地是使树脂膜在稍后过程中不分解的温度。进一步地，可以优选地充分执行加热，直到从树脂膜或者任何其他膜不再释放出气体，并且由此完成衬底1。
[0153](修改示例2)
[0154]接下来，下面将参照图20至图22对修改示例2进行描述。在本修改示例中，形成有机EL器件81作为显示器本体70，并且制造有机EL显示器作为电子器件2。
[0155]图20图示了将有机EL器件81用作显示器本体70的电子器件(显示单元)2的截面配置的示例。该电子器件2是借助来自有机EL器件81的发光来显示图像的有机EL显示器，并且可以由，例如，包括TFT层60和作为设置在衬底1上的显示器本体70的有机EL器件81的功能区3制成。
[0156]TFT层60可以包括，例如，TFT 64和平坦化绝缘层65。
[0157]TFT 64中的每一个是所谓的底部栅极TFT，该底部栅极TFT针对沟道(有源层)可以使用，例如，氧化物半导体。在TFT 64中的每一个中，在衬底1上按照该顺序形成栅极电极64A、栅极绝缘膜(第一栅极绝缘膜64B和第二栅极绝缘膜64C)、氧化物半导体层64D、沟道保护膜64E、和源极-漏极电极64F。在源极-漏极电极64F上形成平坦化绝缘层65，该平坦化绝缘层65配置为消除由TFT 64导致的凹进和突出以使衬底1的整个表面平坦化。
[0158]栅极电极64A通过施加至TFT 64的栅极电压在氧化物半导体层64D中起到控制载流子密度(此处，电子密度)的作用。栅极电极64A可以由，例如，Μο、Α1、和铝合金中的一种制成的单层膜、或者由它们中的两种或者更多种制成的多层膜制成。注意，铝合金的示例可以包括铝钕合金。
[0159]第一栅极绝缘膜64B和第二栅极绝缘膜64C中的每一个可以是由Si02、Si3N4、氮氧化硅(S1N)、和氧化铝(A1203)中的一种制成的单层膜、或者由它们中的两种或者更多种制成的多层膜。此处，第一栅极绝缘膜64B和第二栅极绝缘膜64C具有两层配置，并且第一栅极绝缘膜64B可以由Si02膜制成，并且第二栅极绝缘膜64C可以由，例如，Si3N4膜制成。第一栅极绝缘膜64B和第二栅极绝缘膜64C的总膜厚度可以是，例如，200nm至300nm (包括200nm 和 300nm)。
[0160]氧化物半导体层64D可以包括，例如，铟(In)、镓(Ga)、锌(Zn)、锡(Sn)、A1、和Ti中的一种或者多种的氧化物，作为主要成分。氧化物半导体层64D配置为通过施加栅极电压在源极-漏极电极64F之间形成沟道。氧化物半导体层64D可以优选地具有不导致薄膜的导通电流降低以便对沟道施加负电荷影响的膜厚度，并且更加具体地，可以优选地具有5nm至100nm(包括5nm和lOOnm)的膜厚度。
[0161 ] 在氧化物半导体层64D上形成沟道保护膜64E，并且该沟道保护膜64E配置为防止在形成源极-漏极电极64F期间破坏沟道。沟道保护膜64E的厚度可以是，例如，10nm至300nm(包括 10nm 和 300nm)。
[0162] 源极-漏极电极64F可以是，例如，由Mo、A1、铜(Cu)、T1、ΙΤ0、和T1中的一种制成的单层膜、或者由它们中的两种或者更多种制成的多层膜。例如，可以优选地使用具有50nm、500nm、和50nm的相应膜厚度的Mo、A1、和Mo膜按照该顺序堆叠的三层膜、或者金属、或者与氧弱结合的金属化合物(诸如，包括氧的金属化合物，例如但不限于，IT0和氧化钛)。这可以稳定地维持氧化物半导体的电气特性。
[0163]对于平坦化绝缘层65，例如，可以使用诸如聚酰亚胺和酚醛树脂等有机材料。平坦化层27的厚度可以是，例如，10nm至100nm(包括10nm和lOOnm)，并且可以优先地是50nm或者更小。在平坦化绝缘层65上形成有机EL器件81的阳极电极82。
[0164]有机EL器件81具有如下配置:阳极电极82、间隔壁绝缘膜83、包括发光层的有机层84、阴极电极85、保护层86、和密封衬底87按照该顺序堆叠在TFT层60上。有机EL器件81是顶部发射显示器件，在这种顶部发射显示器件中，通过重新组合从在有机层84的发光层中的阳极电极82注入的空穴和从阴极电极85注入的电子而生成的发射光是从与衬底1相对的