阵列基板的制作方法
【技术领域】
[0001] 本发明设及显示技术领域，具体的说，设及一种阵列基板。
【背景技术】
[0002] 随着显示技术的发展，液晶显示器已经成为最为常见的显示装置。在液晶显示器 中，由多条交错的扫描线和数据线控制每个子像素单元显示的灰阶，从而实现整幅图像的 显示。
[0003] 如图1所示，扫描线传输的扫描信号是从导致液晶左右两侧的覆晶薄膜（化ip化 Film,简称OF)输入的，因为扫描线自身的RC延迟，会使扫描信号输入时原本正常的波形 传输到中间后发生失真值istodion)，失真的扫描信号会导致液晶面板中间的子像素单元 的充电率降低，使液晶面板中间的亮度降低，而出现两侧发白的现象。特别是在图像整体为 低灰阶的情况下，人眼更为敏感，因此两侧发白的现象也更加明显。因此，目前的液晶显示 器普遍存在两侧发白的现象。
【发明内容】
[0004] 本发明的目的在于提供一种阵列基板，W解决现有的液晶显示器存在两侧发白的 技术问题。
[0005] 本发明提供一种阵列基板，包括多个子像素单元，W及与每行子像素单元对应的 扫描线、公共电极线，与每列子像素单元对应的数据线；
[0006] 每个子像素单元中包括主像素电极、次像素电极、第一薄膜晶体管、第二薄膜晶体 管和第=薄膜晶体管；
[0007] 数据电压通过第一薄膜晶体管充入主像素电极，数据电压通过第二薄膜晶体管充 入次像素电极，第=薄膜晶体管用于降低次像素电极的数据电压；
[000引在扫描线的延伸方向上，位于所述阵列基板中间的子像素单元中的第三薄膜晶体 管的沟道宽长比，小于位于所述阵列基板两端的子像素单元中的第S薄膜晶体管的沟道宽 长比。
[0009] 进一步的是，在一个子像素单元中，第一薄膜晶体管、第二薄膜晶体管和第=薄膜 晶体管的栅极连接同一条扫描线，第一薄膜晶体管、第二薄膜晶体管的源极连接同一条数 据线；
[0010] 第一薄膜晶体管的漏极连接主像素电极，第二薄膜晶体管的漏极连接次像素电 极；
[0011] 第=薄膜晶体管的源极连接第二薄膜晶体管的漏极，第=薄膜晶体管的漏极连接 公共电极线。
[0012] 优选的是，在扫描线的延伸方向上，从所述阵列基板的中间至两端，子像素单元中 的第=薄膜晶体管的沟道宽长比逐渐增大。
[0013]进一步的是，在扫描线的延伸方向上，所述阵列基板分为多个区域；
[0014] 越靠近所述阵列基板的两端的区域中，子像素单元中的第=薄膜晶体管的沟道宽 长比越大。
[0015] 优选的是，在位于所述阵列基板的中间的区域中，子像素单元中的第=薄膜晶体 管的沟道宽长比的值在2. 5至2. 6W内；
[0016] 在位于所述阵列基板的两端的区域中，子像素单元中的第S薄膜晶体管的沟道宽 长比的值在3至3.1W内。
[0017] 优选的是，所述阵列基板共分为21个区域。
[0018] 在一种实施方式中，每个子像素单元中的第=薄膜晶体管均呈平行结构。
[0019] 优选的是，在每个子像素单元中，第=薄膜晶体管的沟道的长度均为5微米；
[0020] 在位于所述阵列基板的中间的区域中，子像素单元中的第S薄膜晶体管的沟道的 宽度为12. 5微米；
[0021] 在位于所述阵列基板的两端的区域中，子像素单元中的第三薄膜晶体管的沟道的 宽度为15微米。
[0022] 在另一种实施方式中，每个子像素单元中的第=薄膜晶体管均呈马蹄形结构。
[0023] 优选的是，在每个子像素单元中，第=薄膜晶体管的沟道的弧形部分的内径均为2 微米，第=薄膜晶体管的沟道的直线部分的长度均为0 ;
[0024] 在位于所述阵列基板的中间的区域中，子像素单元中的第S薄膜晶体管的沟道的 弧形部分的外径为7微米；
[0025] 在位于所述阵列基板的两端的区域中，子像素单元中的第=薄膜晶体管的沟道的 弧形部分的外径为5. 5微米。
[0026] 本发明带来了W下有益效果；本发明提供的阵列基板中，子像素单元采用了低色 偏（LowColor化ift，简称LC巧设计，也就是将每个子像素单元分为主像素区域和次像素 区域。在显示过程中，利用第S薄膜晶体管使次像素电极的数据电压低于主像素电极的数 据电压，进而使次像素区域的亮度低于主像素区域，同时主像素区域与次像素区域中液晶 分子的偏转角度也不同，W改善液晶显示器的大视角色偏现象。
[0027] 此外，位于阵列基板中间的第=薄膜晶体管的沟道宽长比较小，位于阵列基板两 端的第=薄膜晶体管的沟道宽长比较大，会使位于阵列基板两端的次像素电极的数据电压 降低的幅度较大，则位于阵列基板两端的子像素单元整体的亮度降低的幅度也较大，从而 显著改善了现有的液晶显示器存在两侧发白的技术问题。
[002引本发明的其它特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变 得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利 要求书W及附图中所特别指出的结构来实现和获得。
【附图说明】
[0029] 为了更清楚的说明本发明实施例中的技术方案，下面将对实施例描述中所需要的 附图做简单的介绍：
[0030] 图1是现有的液晶显示器的扫描信号失真的示意图；
[0031] 图2是本发明实施例提供的阵列基板中子像素单元的电路图；
[0032] 图3是本发明实施例提供的阵列基板的分区示意图；
[0033] 图4a和图4b分别是本发明实施例一提供的阵列基板的1区和11区中的子像素 单元的示意图；
[0034] 图5是本发明实施例所达到的亮度分布图；
[0035] 图6是马蹄形结构的薄膜晶体管的示意图；
[0036] 图7a和图化分别是本发明实施例二提供的阵列基板的1区和11区中的子像素 单元的示意图。
【具体实施方式】
[0037] W下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用 技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据W实施。需要说明 的是，只要不构成冲突，本发明中的各个实施例W及各实施例中的各个特征可W相互结合， 所形成的技术方案均在本发明的保护范围之内。
[003引本发明实施例提供一种阵列基板，可应用于垂直排列（VerticalAlignment,简称VA)型液晶显示器。该阵列基板包括多个子像素单元，W及与每行子像素单元对应的扫描 线、公共电极线，与每列子像素单元对应的数据线。
[0039] 如图2所示，本发明实施例提供的阵列基板中，子像素单元采用了低色偏设计，每 个子像素单元中包括主像素电极、次像素电极、第一薄膜晶体管T1、第二薄膜晶体管T2和 第=薄膜晶体管T3。数据电压通过T1充入主像素电极，数据电压通过T2充入次像素电极， T3用于降低次像素电极的数据电压。
[0040] 具体的，在每个子像素单元中，T1、T2、T3的栅极连接同一条扫描线Gate,T1、T2 的源极连接同一条数据线化ta。