图7a所示，第三开关晶体管T3可以为N型晶体管，或者，如图6b和图7b所示，第三开关晶体管T3也可以为P型晶体管，在此不作限定。
[0077]以上仅是举例说明移位寄存器中复位模块2的具体结构，在具体实施时，复位模块2的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
[0078]较佳地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图5a至图7b所示，输出模块3，可以具体包括:第四开关晶体管T4和第一电容Cl;其中，
[0079]第四开关晶体管T4的栅极与第一节点PU相连，源极与时钟信号端CLK相连，漏极与信号输出端Output相连；
[0080]第一电容Cl连接于第四开关晶体管T4的栅极与漏极之间。
[0081]其中，第一电容Cl的作用是在第一节点PU处于浮接状态时通过第一电容Cl的自举作用进一步拉高或进一步拉低第一节点PU的电位，从而保证移位寄存器正确的输出。
[0082]具体地，在本发明实施例提供的上述移位寄存器中，如图5a、图6a和图7a所示，第四开关晶体管T4可以为N型晶体管，或者，如图5b、图6b和图7b所示，第四开关晶体管T4也可以为P型晶体管，在此不作限定。
[0083]以上仅是举例说明移位寄存器中输出模块3的具体结构，在具体实施时，输出模块3的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
[0084]较佳地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图5a至图6b所示，下拉驱动模块4，可以具体包括:第五开关晶体管T5、第六开关晶体管T6和第七开关晶体管T7;其中，
[0085]第五开关晶体管T5的栅极与第二节点PD相连，源极与第一节点PU相连，漏极与第三参考信号端Ref3相连；
[0086]第六开关晶体管T6的栅极与第一节点PU相连，源极与第二节点PD相连，漏极与第三参考信号端Ref3相连；
[0087]第七开关晶体管T7的栅极和源极均与第一时钟信号端CLK相连，漏极与第二节点PD相连;
[0088]第六开关晶体管T6的宽长比大于第七开关晶体管T7的宽长比。
[0089]在具体实施时，由于下拉驱动模块4中的第六开关晶体管T6的宽长比大于第七开关晶体管T7的宽长比，当第六开关晶体管T6和第七开关晶体管T7同时处于导通状态时，第二节点H)的电位与第三参考信号端Ref3相同。较佳地，第六开关晶体管T6的宽长比一般是第一开关晶体管T7宽长比的5倍左右。
[0090]具体地，在本发明实施例提供的上述移位寄存器中，如图5a和图6a所示，第五开关晶体管T5、第六开关晶体管T6、第七开关晶体管T7可以为N型晶体管，或者，如图5b和图6b所示，第五开关晶体管T5、第六开关晶体管T6、第七开关晶体管T7也可以为P型晶体管，在此不作限定。
[0091]—般地，在一帧的扫描时间内，一个移位寄存器的信号输出端Output只进行一次有效信号的输出，其余时间信号输出端Output无有效信号输出。在本发明实施例提供的上述移位寄存器中，输出模块3的第四开关晶体管T4的尺寸较大，其栅极和漏极之间的寄生电容Cgd也较大，Cgd的电容值达到pF级。在信号输出端Output无有效信号输出期间，当第一时钟信号端CLK输入第一时钟信号时，由于寄生电容Cgd的存在，第一时钟信号会通过寄生电容Cgd把第一节点的电位拉高(第一时钟信号为高电位)或拉低(第一时钟信号为低电位)；在第一时钟信号端CLK无第一时钟信号输入时，第二节点H)为第二电位，第五开关晶体管T5处于关断状态，此时第一节点PU处于悬空状态，容易被噪声干扰，尤其是高温下这种情况会加剧，如果第一节点PU的电位超过第四开关晶体管T4和第六开关晶体管T6的阈值电压Vth，那么第四开关晶体管T4和第六开关晶体管T6会导通，第五开关晶体管T5和下拉模块5处于关断状态，此时信号输出端Output输出信号，导致误输出，宏观上看显示屏就会出现高温抖动。
[0092]通过以上分析可以看出，解决GOA电路相关高温抖动的根本方法是在信号输出端Output为无有效信号输出期间使第二节点H)—直处于第一电位，从而保证第五开关晶体管T5和下拉模块5—直保持打开，防止第一节点PU被拉动，避免误输出。
[0093]因此，较佳地，在本发明实施例提供的上述移位寄存器中，如图7a和图7b所示，下拉驱动模块4，还可以包括:第二电容C2，连接于第六开关晶体管T6的源极与漏极之间。
[0094]在信号输出端Output无有效信号输出期间，当第一时钟信号端CLK输入第一时钟信号时，第七开关晶体管T7导通，第二电容C2通过第七开关晶体管T7充电，第二节点ro为第一电位;在第一时钟信号端CLK无第一时钟信号输入时，由于第二电容C2的作用保持第二节点PD维持第一电位，即在信号输出端Output无有效信号输出期间，第二节点PD始终保持第一电位，从而保证第五开关晶体管T5和下拉模块5—直保持打开，防止第一节点PU被拉动，避免高温抖动。在信号输出端Output有效信号输出期间，由于第一节点PU为第一电位，第六开关晶体管T6导通，第二电容C2通过第六开关晶体管T6放电，第二节点H)为第二电位，从而第五开关晶体管T5和下拉模块5关断，保证信号输出端Output正常输出。
[0095]以上仅是举例说明移位寄存器中下拉驱动模块4的具体结构，在具体实施时，下拉驱动模块4的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
[0096]较佳地，在具体实施时，在本发明实施例提供的上述移位寄存器中，如图5a至图7b所示，下拉模块5，可以具体包括:第八开关晶体管T8;其中，
[0097]第八开关晶体管T8的栅极与第二节点PD相连，源极与信号输出端Output相连，漏极与第三参考信号端Ref3相连。
[0098]具体地，在本发明实施例提供的上述移位寄存器中，如图5a、图6a和图7a所示，第八开关晶体管T8可以为N型晶体管，或者，如图5b、图6b和图7b所不，第八开关晶体管T8也可以为P型晶体管，在此不作限定。
[0099]以上仅是举例说明移位寄存器中下拉模块5的具体结构，在具体实施时，下拉模块5的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。
[0100]本发明实施例提供的上述移位寄存器仅之多采用八个开关晶体管即可实现双向扫描的移位寄存器功能，相较于现有的如图1所示的移位寄存器可以减少使用的开关晶体管的数量，从而有利于实现窄边框显示。
[0101]较佳地，在本发明实施例提供的上述移位寄存器中，开关晶体管一般均采用相同材质的晶体管，在具体实施时，为了简化制作工艺，上述第一至第八开关晶体管均采用P型晶体管或N型晶体管。并且，当输入信号端输入的有效脉冲信号和复位控制信号端输入的复位信号为高电位时，第一至第八开关晶体管均为N型晶体管；当输入信号端输入的有效脉冲信号和复位控制信号端输入的复位信号为低电位时，第一至第八开关晶体管均为P型晶体管。
[0102]需要说明的是本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideSemiconductor)，在此不做限定。在具体实施中，这些开关晶体管的源极和漏极根据晶体管类型以及输入信号的不同，其功能可以互换，在此不做具体区分。
[0103]下面以N型晶体管为例，对本发明实施例移位寄存器的工作过程作以描述。下述描述中以I表示高电位，O表示低电位。
[0104]具体地，实施例一以图6a所示的移位寄存器的结构为例对其工作过程作以描述，实施例二以图7a所示的移位寄存器的结构为例对其工作过程作以描述。在图6a和图7a所示的移位寄存器中，所有开关晶体管均为N型晶体管，各N型开关晶体管在高电位作用下导通，在低电位作用下截止;输入信号端Input的有效脉冲信号先于复位控制信号端Reset的复位信号，且均为高电位信号；第一参考信号端Refl的第一参考信号Vrefl为高电位，第二参考信号端Ref2的第二参考信号Vref2和第三参考信号端Ref3的第三参考信号Vref3为低电位。
[0105]实施例一:
[0106]复位模块2中的第三开关晶体管T3与复位控制信号端Reset相连，对应的输入输出时序图如图8所示。具体地，选取如图8所示的输入输出时序图中的11、t2、t3和t4四个阶段。
[0107]在第一阶段tl，Input= I ,Reset = 0，