位寄存器的复位控制信号端输入复位信号；
[0130]首级移位寄存器的信号输出端向第二级移位寄存器的信号输入端输入有效脉冲信号；
[0131 ]末级移位寄存器的扫描信号输出端向上一级移位寄存器的复位控制信号端输入复位ig号；
[0132]在正向扫描时，首级移位寄存器的信号输入端输入本帧起始信号，末级移位寄存器的复位控制信号端输入下一帧起始信号；在反向扫描时，首级移位寄存器的信号输入端输入下一帧起始信号，末级移位寄存器的复位控制信号端输入本帧起始信号。
[0133]具体地，上述栅极驱动电路中的每个移位寄存器的具体结构与本发明上述移位寄存器在功能和结构上均相同，重复之处不再赘述。其中图1Oa为移位寄存器中的第三开关晶体管的栅极与复位控制端Reset相连的情况，图1Ob为移位寄存器中的第三开关晶体管的栅极与第二时钟信号端CLKB相连的情况。
[0134]基于同一发明构思，本发明实施例还提供了一种显示装置，包括上述的栅极集成驱动电路，通过该栅极集成驱动电路为显示装置中阵列基板上的各栅线提供扫描信号，其具体实施可参见上述栅极集成驱动电路的描述，相同之处不再赘述。
[0135]本发明实施例提供的上述移位寄存器、栅极集成驱动电路及显示装置，包括:输入模块，复位模块、输出模块、下拉驱动模块和下拉模块;其中，输入模块连接于第一节点、输入信号端和第一参考信号端之间；复位模块连接于复位控制信号端、第一节点和第二参考信号端之间；下拉驱动模块连接于第一节点、第二节点、第三参考信号端和第一时钟信号端之间；输出模块连接于第一时钟信号端、第一节点和信号输出端；下拉模块连接于第二节点、第三参考信号端和信号输出端之间。本发明实施例提供的上述移位寄存器相对于现有的移位寄存器减少了一个参考信号端口的使用，对应组成的栅极集成驱动电路中省去了一条信号线，从而有利于实现窄边框的设计。
[0136]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种移位寄存器，其特征在于，包括:输入模块，复位模块、输出模块、下拉驱动模块和下拉模块;其中， 所述输入模块的第一端与输入信号端相连，第二端与第一节点相连，第三端与第一参考信号端相连;所述输入模块用于在所述输入信号端输入有效脉冲信号时，将所述第一参考信号端的第一参考信号提供给所述第一节点； 所述复位模块的第一端与复位控制信号端相连，第二端与所述第一节点相连，第三端与第二参考信号端相连;所述复位模块用于在所述复位控制信号端输入复位信号时，将所述第二参考信号端的第二参考信号提供给所述第一节点； 所述下拉驱动模块的第一端与所述第一节点相连，第二端与第二节点相连，第三端与第一时钟信号端相连，第四端与第三参考信号端相连;所述下拉驱动模块用于在所述第一节点为第一电位时，控制所述第二节点为第二电位;在所述第二节点为第一电位时，控制所述第一节点为第二电位； 所述输出模块的第一端与所述第一时钟信号端相连，第二端与所述第一节点相连，第三端与信号输出端相连;所述输出模块用于在所述第一节点为第一电位时，将所述第一时钟信号端的第一时钟信号提供给所述信号输出端； 所述下拉模块的第一端与所述第二节点相连，第二端与所述第三参考信号端相连，第三端与所述信号输出端相连;所述下拉模块用于在所述第二节点为第一电位时，将所述第三参考信号端的第三参考信号提供给所述信号输出端； 在一帧的扫描时间内所述有效脉冲信号先于所述复位信号输入时，所述第一参考信号为第一电位，所述第二参考信号和所述第三参考信号为第二电位;在一帧的扫描时间内所述复位信号先于所述有效脉冲信号输入时，所述第二参考信号为第一电位，所述第一参考信号和所述第三参考信号为第二电位。2.如权利要求1所述的移位寄存器，其特征在于，当所述有效脉冲信号和所述复位信号为高电位信号时，所述第一电位为高电位，所述第二电位为低电位；当所述有效脉冲信号和所述复位信号为低电位信号时，所述第一电位为低电位，所述第二电位为高电位。3.如权利要求1所述的移位寄存器，其特征在于，所述输入模块，包括:第一开关晶体管;其中， 所述第一开关晶体管的栅极与所述输入信号端相连，源极与所述第一参考信号端相连，漏极与所述第一节点相连。4.如权利要求1所述的移位寄存器，其特征在于，所述复位模块，包括:第二开关晶体管;其中， 所述第二开关晶体管的栅极与所述复位控制信号端相连，源极与所述第一节点相连，漏极与所述第二参考信号端相连。5.如权利要求1所述的移位寄存器，其特征在于，所述复位模块还包括:与所述信号输出端相连的第四端，与所述第三参考信号端相连的第五端，以及与所述复位控制信号端或第二时钟信号端相连的第六端，所述复位模块还用于在所述复位控制信号端输入复位信号或所述第二时钟信号端输入第二时钟信号时，将所述第三参考信号端的第三参考信号提供给所述信号输出端;其中， 所述第二时钟信号与第一时钟信号相位相反。6.如权利要求5所述的移位寄存器，其特征在于，所述复位模块，还包括:第三开关晶体管;其中， 所述第三开关晶体管的栅极与所述复位控制信号端或第二时钟信号端相连，源极与所述信号输出端相连，漏极与所述第三参考信号端相连。7.如权利要求1所述的移位寄存器，其特征在于，所述输出模块，包括:第四开关晶体管和第一电容;其中， 所述第四开关晶体管的栅极与所述第一节点相连，源极与所述时钟信号端相连，漏极与所述信号输出端相连； 所述第一电容连接于所述第四开关晶体管的栅极与漏极之间。8.如权利要求1所述的移位寄存器，其特征在于，所述下拉驱动模块，包括:第五开关晶体管、第六开关晶体管和第七开关晶体管;其中， 所述第五开关晶体管的栅极与所述第二节点相连，源极与所述第一节点相连，漏极与所述第三参考信号端相连； 所述第六开关晶体管的栅极与所述第一节点相连，源极与所述第二节点相连，漏极与所述第三参考信号端相连； 所述第七开关晶体管的栅极和源极均与所述第一时钟信号端相连，漏极与所述第二节点相连； 所述第六开关晶体管的宽长比大于所述第七开关晶体管的宽长比。9.如权利要求8所述的移位寄存器，其特征在于，所述下拉驱动模块，还包括:第二电容，连接于所述第六开关晶体管的源极与漏极之间。10.如权利要求1所述的移位寄存器，其特征在于，所述下拉模块，包括:第八开关晶体管;其中， 所述第八开关晶体管的栅极与所述第二节点相连，源极与所述信号输出端相连，漏极与所述第三参考信号端相连。11.如权利要求1-10任一项所述的移位寄存器，其特征在于，当所述有效脉冲信号和所述复位信号为高电位时，所有开关晶体管均为N型晶体管;或， 当所述有效脉冲信号和所述复位信号为低电位时，所有开关晶体管均为P型晶体管。12.—种栅极集成驱动电路，其特征在于，包括级联的多个如权利要求1-10任一项所述的移位寄存器； 除首级移位寄存器和末级移位寄存器之外，其余每级移位寄存器的信号输出端均向与下一级移位寄存器的信号输入端输入有效脉冲信号，并向与上一个移位寄存器的复位控制信号端输入复位信号； 首级移位寄存器的信号输出端向第二级移位寄存器的信号输入端输入有效脉冲信号； 末级移位寄存器的扫描信号输出端向上一级移位寄存器的复位控制信号端输入复位信号； 在正向扫描时，首级移位寄存器的信号输入端输入本帧起始信号，末级移位寄存器的复位控制信号端输入下一帧起始信号；在反向扫描时，首级移位寄存器的信号输入端输入下一帧起始信号，末级移位寄存器的复位控制信号端输入本帧起始信号。13.—种显示装置，其特征在于，包括如权利要求12所述的栅极集成驱动电路。
【专利摘要】本发明公开了一种移位寄存器、栅极集成驱动电路及显示装置，包括：输入模块，复位模块、输出模块、下拉驱动模块和下拉模块；其中，输入模块连接于第一节点、输入信号端和第一参考信号端之间；复位模块连接于复位控制信号端、第一节点和第二参考信号端之间；下拉驱动模块连接于第一节点、第二节点、第三参考信号端和第一时钟信号端之间；输出模块连接于第一时钟信号端、第一节点和信号输出端；下拉模块连接于第二节点、第三参考信号端和信号输出端之间。本发明实施例提供的上述移位寄存器相对于现有的移位寄存器减少了一个参考信号端口的使用，对应组成的栅极集成驱动电路中省去了一条信号线，从而有利于实现窄边框的设计。
【IPC分类】G09G3/36, G11C19/28, G02F1/1345
【公开号】CN105632564
【申请号】CN201610012648
【发明人】冯思林, 李红敏, 王秀娟
【申请人】京东方科技集团股份有限公司, 合肥京东方光电科技有限公司
【公开日】2016年6月1日
【申请日】2016年1月8日