光电半导体元件及其制作方法

光电半导体元件及其制作方法
【专利摘要】本发明公开一种光电半导体元件及其制作方法。光电半导体元件包括基材、第一实心介层插塞、光电半导体芯片、荧光层以及封胶体。其中，第一实心介层插塞贯穿基材。光电半导体芯片封胶体，具有一第一电极，对准并与第一实心介层插塞电连接。荧光层覆盖于光电半导体芯片的至少一表面上。封胶体包覆基材、光电半导体芯片以及荧光层。
【专利说明】光电半导体元件及其制作方法

【技术领域】
[0001]本发明涉及一种半导体封装结构及其制作方法，且特别是涉及一种光电半导体元件及其制作方法。

【背景技术】
[0002]发光半导体元件具有低耗电量、低发热量、操作寿命长、耐撞击、体积小、反应速度快、无汞以及可发出稳定波长的色光等良好光电特性，随着光电科技的进步，已被视为新世代光源的较佳选择之一。
[0003]以白光发光二极管(Light Emitting d1de ;LED)元件为例,传统上是在封装设计中是采用焊线(Wire bonding)来进行芯片的串接。然而，因打线制作工艺上的限制，芯片与芯片之间必须预留焊线距离，不仅造成封装结构尺寸大幅增加，而限制了芯片矩阵的构装数量，不利于元件的微小化。再者，当使用芯片矩阵进行多颗芯片封装时，由于芯片排列较为分散，更容易影响荧光层涂布的均匀性，不仅会造成元件后续制作工艺良率偏低的问题，更会因为荧光层混光不均匀，造成白光发光二极管元件偏光或偏色的问题。
[0004]因此，有需要提供一种先进的光电半导体芯片封装结构及其制作方法，解决现有技术所面临的问题。


【发明内容】

[0005]为解决上述问题，本发明一方面是提供一种光电半导体元件，其包括基材、第一实心介层插塞、光电半导体芯片、突光层以及封胶体。其中，第一实心介层插塞贯穿基材。光电半导体芯片，具有一第一电极，对准并与第一实心介层插塞电性接触。荧光层覆盖于光电半导体芯片的至少一表面上。封胶体包覆基材、光电半导体芯片以及荧光层。
[0006]在本发明的一实施例之中，光电半导体元件还包括:位于基材第一表面上的第一图案化金属层，以及位于基材第二表面上的第二图案化金属层。其中第二表面位于基材上相对于第一表面的相反一侧。第一图案化金属层，具有至少一第一焊垫，对准且与第一实心介层插塞直接连触；第二图案化金属层，具有至少一第二焊垫，对准且与第一实心介层插塞直接接触。
[0007]在本发明的一实施例之中，第一电极是经由第一焊垫与第一实心介层插塞电连接。
[0008]在本发明的一实施例之中，光电半导体元件还包含:与基材结合的一承载基板，通过承载基板和封胶体，可将基材、发光二极管芯片以及荧光层与外部空气隔离。
[0009]在本发明的一实施例之中，承载基板具有与第二焊垫直接接触的金属线路。
[0010]在本发明的一实施例之中，光电半导体元件还包含:贯穿基材的第二实心介层插塞，对准且与光电半导体芯片的第二电极电性接触。
[0011]本发明另一方面是提供一种光电半导体元件的制作方法，包含下述步骤:首先提供一基材以及贯穿基材的第一实心介层插塞。接着，将光电半导体芯片的第一电极，对准并与第一实心介层插塞电性接触。然后，于光电半导体芯片的至少一个表面，涂布荧光层。后续，以封胶体包覆基材、发光半导体芯片以及荧光层。
[0012]在本发明的一实施例之中，提供基材与第一实心介层插塞的歩骤，还包括:于基材的第一表面上，形成具有至少一个第一焊垫的第一图案化金属层，使第一焊垫对准且与第一实心介层插塞直接接触；以及于基材的第二表面上，形成具有至少一个第二焊垫的第二图案化金属层，对准且与第一实心介层插塞直接接触，其中第二表面位于基材上相对于第一表面的相反一侧。
[0013]在本发明的一实施例之中，提供基材与第一实心介层插塞的歩骤，还包括于第一图案化金属层之上，形成一图案化绝缘层，将第一焊垫暴露于外。
[0014]在本发明的一实施例之中，将光电半导体芯片的第一电极，对准并与第一实心介层插塞电性接触的步骤，包括使用锡球来连接第一电极与第一焊垫。
[0015]在本发明的一实施例之中，光电半导体元件的制作方法还包括，将一承载基板与基材结合，并使第二焊垫与该承载基板的金属线路电连接。
[0016]在本发明的一实施例之中，将承载基板与基材结合的步骤，包括使用锡球，连接承载基板的金属线路与第二焊垫。
[0017]在本发明的一实施例之中，将封胶体包覆基材、光电半导体芯片以及荧光层的步骤，包括以封胶体包覆基材、光电半导体芯片、荧光层以及一部分的承载基板，用于将基材、光电半导体芯片以及突光层与外部空气隔离。
[0018]在本发明的一实施例之中，光电半导体元件的制作方法还包括，提供贯穿基材的第二实心介层插塞，使光电半导体芯片的至少一个第二电极，对准且与第二实心介层插塞电连接。
[0019]根据上述实施例，本发明是提供一种光电半导体元件，其是采用倒装接合(flipchip bonding)方式,将至少一光电半导体芯片的电极,对准并且使其与贯穿基材的实心介层插塞焊垫电连接。之后，再将荧光层覆盖于光电半导体芯片的至少一表面上，并以封胶体包覆基材、光电半导体芯片以及荧光层。
[0020]相比较于现有打线封装技术，光电半导体芯片在进行封装时，封装结构必须横向延伸，方能使打线与基材的焊垫电连接。采用倒装封装结构的光电半导体芯片，其与芯片电极是纵向对准下方的实心介层插塞接触，所需要的封装尺寸较小，有利于光电半导体元件的微小化。
[0021]另外，由于封装尺寸较小，可使光电半导体芯片排列更加紧密，当进行荧光层涂布与封装时，还可增加各个光电半导体元件的荧光层的均匀性，解决现有光电半导体元件偏光或偏色的问题。再加上，本发明的倒装封装技术，所采用的实心介层插塞，可有效率地将光电半导体芯片所产生的热，传导到基材背面，相较于现有的打线封装技术，其散热效果更佳，可提升光电半导体元件的效能。

【专利附图】

【附图说明】
[0022]图1A至IG是根据本发明的一实施例所绘示的制作光电半导体元件100的结构剖视图；
[0023]图2是根据本发明的另一实施例所绘示，同时在多个光电半导体芯片上涂布荧光层的结构剖视图；
[0024]图3是根据本发明的一实施例所绘示的光电半导体元件的结构剖视图。
[0025]符号说明
[0026]100:光电半导体元件 101:基材
[0027]1la:基材的第一表面1lb:基材的第二表面
[0028]102a:实心介层插塞 102b:实心介层插塞
[0029]103:图案化金属层 103a:焊垫
[0030]103b:焊垫104:图案化金属层
[0031]104a:焊垫104b:焊垫
[0032]105:图案化绝缘层 106:光电半导体芯片
[0033]106a:光电半导体芯片的电极
[0034]106b:光电半导体芯片的电极
[0035]106c:光电半导体芯片的上表面
[0036]106d:光电半导体芯片的侧壁
[0037]107:锡球108:承载基板
[0038]108a:金属线路109:突光层
[0039]110:锡球111:绝缘胶
[0040]112:封胶体201:基材
[0041]209:荧光层212:晶片切割步骤
[0042]300:光电半导体元件308:承载基板
[0043]312:封胶体体

【具体实施方式】
[0044]本发明提供一种具有较小封装尺寸的光电半导体元件及其制作方法，可增加光电半导体元件的荧光层的均匀性，解决现有光电半导体元件因荧光层混光不均，所造成的偏光或偏色等问题。为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举数个较佳实施例，并配合所附附图，作详细说明如下。
[0045]请参照图1A至1G，图1A至IG是根据本发明的一实施例所绘示的制作光电半导体元件100的结构剖视图。制作光电半导体元件100的方法包括下述步骤:
[0046]首先提供具有一第一表面1la以及第二表面1lb的基材101 (如图1A所绘不)。其中，第二表面1lb位于基材101上,相对于第一表面1la的相反一侧。在本发明的一些实施例之中，基材101可以是导线架(lead frame)、印刷电路板(Printing CircuitBoard, PCB)、软性电路板、陶瓷基板或其他任何的管芯承载器(die carrier) ?而在本实施例之中，基材101是一印刷电路板，其材质可以例如是双马来酰亚胺-三氮杂苯树脂(bismaleimide-triazine resin, BT),或者是其他类似材料。
[0047]之后，于基材101之中，形成至少一个贯穿基材101的实心介层插塞，例如实心介层插塞102a和102b，由基材101的第一表面1la延伸至第二表面1lb (如图1B所绘示)。在本发明的一些实施例之中，实心介层插塞102a和102b，则是贯穿基材101的金属(例如铜质或铝质)插塞。
[0048]然后，于基材101的第一表面1la上,形成一图案化金属层103,其中图案化金属层102至少包含一个焊垫(例如焊垫103a和103b)，并且使焊垫103a和103b分别对准实心介层插塞102a和102b，且与实心介层插塞102a和102b直接连接。并于基材101的第二表面1lb上，形成另一个图案化金属层104，其中图案化金属层103至少包含一个焊垫(例如焊垫104a和104b)，使焊垫104a和104b分别对准实心介层插塞102a和102b，且与实心介层插塞102a和102b直接连接(如图1B所绘示)。
[0049]而值得注意的是，虽然在本实施例之中，实心介层插塞102a和102b，是先于图案化金属层103和104形成。但在其他实施例之中，实心介层插塞102a和102b及图案化金属层103或104的形成先后，并不以此为限。也可以在基材101的表面上先形成图案化金属层103或104，使焊垫103a和103b分别对准焊垫104a和104b。之后，再形成贯穿基材101的实心介层插塞102a和102b，使其对准且直接连接焊垫103a、103b、104a和104b。
[0050]接着，可选择性的在金属层103之上，形成一图案化绝缘层105，将焊垫103a和103b暴露于外(如图1C所绘示)。在本发明的一些实施例之中，构成图案化绝缘层105的材质，可以是例如二氧化硅、氮化硅、氮氧化硅、环氧树脂(epoxy resin)或类似的绝缘材质。在本发明的另一些实施例之中，也可以不要制作此绝缘层105，将图案化金属层103暴露于外，直接定义焊垫103a和103的范围，以节省成本。
[0051]后续,提供至少一个光电半导体芯片106,并将光电半导体芯片104的电极106a和106b，分别对准实心介层插塞102a和102b，并与实心介层插塞102a和102b电性接触(如图1D所绘示)。在本发明的一些实施例之中，光电半导体芯片106可以是发光二极管(Light-Emitting D1de, LED)芯片、有机发光二极管(Organic Light-Emitting D1de,0LED)芯片或激光二极管(laser d1de)芯片、光二极管(photod1de)芯片、电荷稱合元件(Charge-Coupled Device,CO))芯片或太阳电池(solar cell)芯片。在本实施例之中，光电半导体芯片106是一发光二极管芯片，且此一发光二极管芯片的阴极与阳极电极(即电极104a和104b),是位于光电半导体芯片106的相同一侧。
[0052]而使光电半导体芯片106的电极106a和106b,分别对准并与实心介层插塞102a和102b电性接触的方式，是将光电半导体芯片106放置于图案化绝缘层105上，并使用锡球107将半导体芯片106的电极106a和106b，和暴露于外的焊垫103a和103b联结。由于焊垫103a和103b是分别对准且直接连接实心介层插塞102a和102b ;因此与焊垫103a和103b联结的电极106a和106b，即可分别对准并与实心介层插塞102a和102b电性接触。
[0053]然后，于光电半导体芯片106的至少一个表面，涂布荧光层109。在本发明的一些实施例之中，在涂布荧光层109之前，较佳会在锡球107以及电极106a和106b周边，形成一绝缘胶111。之后，再于未被绝缘胶111覆盖的光电半导体芯片106的上表面106c以及侧壁106d上，涂布荧光层109 (如图1E所绘示)。
[0054]值得注意的是，前述的荧光层109涂布步骤，可同时实施于多个光电半导体芯片106上。参照图2，图2是根据本发明的另一实施例所绘示，同时在多个光电半导体芯片106上涂布突光层209的结构剖视图。首先,通过晶片级制作工艺(wafer-level processing),采用如图1A至ID所示的步骤，将多个光电半导体芯片106，以阵列型式排列并固定于基材101上。再同步地在多个光电半导体芯片106上，进行如图1E所示的荧光层209涂布步骤。后续，进行晶片切割(wafer dicing)步骤212,形成类似图1E所示的结构。由于晶片级制作工艺，可将多个光电半导体芯片106，紧密排列于基材101上，缩短相邻二个光电半导体芯片106之间的间距。故而，在进行荧光层109涂布步骤时，可增加各个光电半导体元件106的荧光层109的均匀性。
[0055]接着请再参照图1E，将与光电半导体芯片106结合的基材101，固定于承载基板108上。在本发明的一些实施例之中，使用锡球110将基材101第二表面101的焊垫104a和104b与位于承载基板108上的金属线路108a连接，并且使光电半导体芯片106和承载基板108产生电性接触(如图1F所绘示)。在本发明的一些实施例之中，承载基板108可以是金属核心的印刷电路板(Metal Core Printed Circuit Board, MCPCB)、陶瓷电路板(ceramic circuit board)或具有良好的热传导效果的基板。
[0056]由于本发明的实施例，是采用倒装封装结构，来对光电半导体芯片106进行封装。亦即是采用纵向对准，且直接和实心介层插塞102a和102b接触的锡球107以及110，来使光电半导体芯片106固定于承载基板108上，并且与承载基板108的金属线路108a产生电连接。因此封装结构并不需要横向延伸，所需要的封装尺寸较小，有利于光电半导体元件100的微小化。且可使更多的光电半导体芯片106，紧密排列于承载基板108上，大幅提高光电半导体元件100的封装密度(packaging density)。
[0057]后续，以封胶体112包覆基材101、光电半导体芯片106、荧光层109以及一部分的承载基板108，用于将基材101、发光半导体晶106片以及荧光层109与外部空气隔离，形成如图1G所绘示的光电半导体芯片封装结构100。
[0058]其中，光电半导体兀件100包括基材101、实心介层插塞102a和102b、光电半导体芯片106、荧光层109、承载基板108以及封胶体112。其中，实心介层插塞102a和102b贯穿基材101。光电半导体芯片106，具有电极106a和106b，对准并与实心介层插塞102a和102b电性接触。荧光层109覆盖于光电半导体芯片106的上表面106c以及侧壁106d上。基材101固定于承载基板108之上。封胶体112包覆基材101、光电半导体芯片106、荧光层109以及一部分的承载基板108上，用于将基材101、发光半导体晶106片以及荧光层109与外部空气隔离。
[0059]在本发明的一些实施例中，封胶体112的材质，较佳可以是环氧树脂、硅胶或聚亚酰胺(Polyimide,PI)等透明的封胶体化合物(Molding Compounds)。凝固后的封胶体112,除可保护光电半导体元件100外，还可形成半球形的透明微透镜结构，用来增进光电半导体元件100的光学效率。
[0060]虽然在本实施例中，封胶体112单一透明微透镜结构，仅包覆一个由基材101、发光半导体晶106，但本发明的其他实施例中并不以此为限。例如请参照图3，图3是根据本发明的一实施例所绘示的光电半导体元件300的结构剖视图。其中，光电半导体元件300光电半导体芯片106的结构大致与光电半导体兀件100相似,差别在于,光电半导体兀件300中，由封胶体312所构成的单一透明微透镜结构，可同时包覆多个固定于承载基板208上的发光半导体晶106。
[0061]根据上述实施例，本发明是提供一种光电半导体元件，其是采用倒装接合方式，将至少一光电半导体芯片的电极，直接与贯穿基材的实心介层插塞焊垫结合。之后，再将荧光层覆盖于光电半导体芯片的至少一表面上，并以封胶体包覆基材、光电半导体芯片以及荧光层。
[0062]相较于现有打线封装技术，光电半导体芯片在进行封装时，封装结构必须横向延伸，方能使打线与基材的焊垫电连接。采用倒装封装结构的光电半导体芯片，其与芯片电极是纵向对准下方的实心介层插塞接触，所需要的封装尺寸较小，可使光电半导体芯片排列更加紧密有利于光电半导体元件的微小化。
[0063]另外，当进行荧光层涂布与封装时，还可增加各个光电半导体元件的荧光层的均匀性，解决现有光电半导体元件偏光或偏色的问题。再加上，本发明的倒装封装技术，所采用的实心介层插塞，可有效率地将光电半导体芯片所产生的热，外扇到基材背面，相较于现有的打线封装技术，其散热效果更佳，可提升光电半导体元件的效能。
[0064]虽然已结合以上较佳实施例公开了本发明，然而其并非用以限定本发明。任何该领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰。因此本发明的保护范围应以附上的权利要求所界定的为准。
【权利要求】
1.一种光电半导体芯片封装结构，包括: 基材； 第一实心介层插塞,贯穿该基材； 光电半导体芯片，具有一第一电极，对准并与该第一实心介层插塞电连接； 突光层，覆盖于该光电半导体芯片的至少一表面；以及 封胶体，包覆该基材、该光电半导体芯片以及该荧光层。
2.如权利要求1所述的光电半导体芯片封装结构，还包括: 第一图案化金属层，位于该基材的一第一表面上，具有至少一第一焊垫，对准且与该第一实心介层插塞直接接触；以及 第二图案化金属层，位于该基材的一第二表面上，具有至少一第二焊垫，对准且与该第一实心介层插塞直接接触；其中该第二表面，位于该基材上相对于该第一表面的相反一侧。
3.如权利要求2所述的光电半导体芯片封装结构，其中该第一电极经由该第一焊垫，与该第一实心介层插塞电连接。
4.如权利要求2所述的光电半导体芯片封装结构，还包含承载基板，与该基材结合；通过该承载基板和该封胶体，将该基材、该发光二极管芯片以及该荧光层与外部空气隔离。
5.如权利要求4所述的光电半导体芯片封装结构，其中该承载基板具有一金属线路，与该第二焊垫直接接触。
6.如权利要求1所述的光电半导体芯片封装结构，还包含第二实心介层插塞，贯穿该基材，且对准并与该光电半导体芯片的一第二电极电连接。
7.一种光电半导体芯片的封装方法，包含下述步骤: 提供一基材以及一第一实心介层插塞，贯穿该基材； 将一光电半导体芯片的一第一电极，对准并与该第一实心介层插塞电性接触； 于该光电半导体芯片的至少一表面，涂布一荧光层；以及 以一封胶体包覆该基材、该发光半导体芯片以及该荧光层。
8.如权利要求7所述的的光电半导体芯片封装方法，其中提供该基材与该第一实心介层插塞的歩骤，还包括: 于该基材的一第一表面上，形成具有至少一第一焊垫的一第一图案化金属层，使该第一焊垫对准且与该第一实心介层插塞直接接触；以及 于该基材的一第二表面上，形成具有至少一第二焊垫的一第二图案化金属层，对准且与该第一实心介层插塞直接接触，其中该第二表面，位于该基材上相对于该第一表面的相反一侧。
9.如权利要求8所述的的光电半导体芯片封装方法，其中提供该基材与该第一实心介层插塞的歩骤，还包括于该图案化第一金属层之上，形成一图案化绝缘层，将该第一焊垫暴露于外。
10.如权利要求8所述的光电半导体芯片封装方法，其中将该光电半导体芯片的该第一电极，对准并与该第一实心介层插塞电性接触的步骤，包括使用一锡球来连接该第一电极与该第一焊垫。
11.如权利要求8所述之光电半导体芯片封装方法，还包括将一承载基板与该基材结合，并使该第二焊垫与该承载基板的一金属线路电连接。
12.如权利要求11所述的光电半导体芯片封装方法，其中将该承载基板与该基材结合的步骤，包括使用一锡球，连接该金属线路与该第二焊垫。
13.如权利要求11所述的光电半导体芯片封装方法，其中在将该封胶体包覆该基材、该发光半导体芯片以及该荧光层的步骤，包括以该封胶体包覆该基材、该光电半导体芯片、该荧光层以及一部分该承载基板，用于将该基材、该光电半导体芯片以及该荧光层与外部空气隔离。
14.如权利要求7所述的光电半导体芯片封装方法，还包括: 提供一第二实心介层插塞，贯穿该基材，使该光电半导体芯片的至少一第二电极，对准且与该第二实心介层插塞电连接。
【文档编号】H01L33/38GK104465932SQ201310426331
【公开日】2015年3月25日 申请日期:2013年9月18日 优先权日:2013年9月18日
【发明者】钱文正, 黄田昊, 吴上义 申请人:联京光电股份有限公司