包括成形衬底的发光器件的制作方法
【技术领域】
[0001 ] 本发明涉及包括成形衬底的半导体发光器件。
【背景技术】
[0002]包括发光二极管(LED)、谐振腔发光二极管(RCLED)、垂直腔激光二极管(VCSEL)和边缘发射激光器的半导体发光器件是当前可用的最高效的光源之一。当前在能够跨可见光谱操作的高亮度发光器件的制造中感兴趣的材料系统包括II1-V族半导体，特别是镓、铝、铟和氮的二元、三元和四元合金，其还被称为III氮化物材料。典型地，III氮化物发光器件是通过在蓝宝石、碳化硅、III氮化物或其它适合的衬底上通过金属氧化化学气相沉积(MOCVD)、分子束外延(MBE)或其它外延技术外延生长具有不同组成和掺杂物浓度的半导体层的叠层来制作的。叠层通常包括形成于衬底之上的例如掺杂有Si的一个或多个η型层、形成于一个或多个η型层之上的有源区中的一个或多个发光层、以及形成于有源区之上的例如掺杂有Mg的一个或多个P型层。在η和P型区上形成电气接触。
[0003]常规上，III氮化物器件通过MOCVD生长在蓝宝石衬底上。然而，由于蓝宝石衬底与III氮化物半导体材料之间的晶格常数和热膨胀系数中的差异，因而在生长期间在半导体中形成缺陷，这可能限制III氮化物器件的效率。已经探索了其它衬底以试图缓解与蓝宝石上的生长相关联的问题。例如，US 7，173，286描述了 “在铌酸锂和/或钽酸锂衬底上沉积III氮化物化合物”。
【发明内容】
[0004]本发明的目的是提供一种具有改进的光提取的发光器件。
[0005]本发明的实施例包括包含发光层的半导体结构。包括锂的衬底附接到半导体结构。衬底的表面与半导体结构的主平面形成在60°和75°之间的角度。
[0006]根据本发明的实施例的方法包括提供附接到半导体结构的包括锂的衬底，半导体结构包括发光层。该方法还包括对衬底进行成形以形成以相对于半导体结构的主平面的锐角布置的表面。
【附图说明】
[0007]图1图示了在高折射率衬底上生长的半导体结构。
[0008]图2图示了在常规生长衬底上生长并且键合到转移衬底的半导体结构。
[0009]图3图示了在移除生长衬底并且将半导体结构键合到高折射率衬底之后的图2的结构。
[0010]图4图示了在移除转移衬底之后的图3的结构。
[0011]图5图示了被处理成倒装芯片器件的晶片的一部分。
[0012]图6图示了具有被成形为棱锥的衬底的器件。
[0013]图7图示了具有被成形为截头(truncated)倒棱锥的衬底的器件。
[0014]图8图示了包括成形衬底和波长转换层的倒装芯片器件的晶片的一部分。
[0015]图9图示了具有被成形以改进光提取的衬底的器件。
[0016]图10是图9的结构的顶视图。
[0017]图11是图9的结构的侧视图。
【具体实施方式】
[0018]在本发明的实施例中，III氮化物半导体结构与高折射率衬底组合。半导体结构可以生长在衬底上或键合到衬底。衬底可以例如为包括锂、铌酸钽酸锂(LiNbaTahO3)(其中O彡a彡l)、LiNb03、LiTa03、或LiV03、AlxInyGa(1_x_y)N和SiC的衬底。衬底可以被选择成具有与器件中的III氮化物材料的折射率紧密匹配的折射率，和/或具有与III氮化物材料的晶格常数紧密匹配的晶格常数。1^他03具有大于2.2的折射率。例如，在450nm处，1^他03可以具有2.38的折射率，其与在450nm的光波长处可以为2.4的GaN的折射率良好地匹配。GaN和LiNbO3之间的晶格失配可以为大约6.9%，这相比于具有超过15%的晶格失配的GaN和蓝宝石而言是紧密得多的匹配。
[0019]图1图示了在衬底10上生长的半导体结构17。半导体结构17包括与衬底10直接接触地生长的缓冲层12，随后是III氮化物器件结构15。衬底10可以是上述材料中的任一者。缓冲层可以将衬底10从III氮化物器件结构15分离并且可以使得能够生长III氮化物器件结构15。在一些实施例中，不包括缓冲层12并且III氮化物器件结构15直接生长在衬底10上。在一些实施例中，η型层直接生长在单个缓冲层12上，如图1中所示。在一些实施例中，具有相同或不同组成的多个缓冲层包括在器件中。例如，诸如以下描述的缓冲层之类的含铝缓冲层12可以形成在衬底10上，然后充当用于器件结构15的生长发起层的诸如GaN缓冲层之类的附加缓冲层可以生长在缓冲层12与器件结构15之间。
[0020]缓冲层12可以例如为在高温(即900和1100°C之间)下或在低温(即< 500°C)下沉积的具有0.5至70nm厚度的AlGaN或AlN层。在沉积之后，缓冲层可以被退火，其中在零生长速率条件之下在提升的温度下将样品保持一段时间。在低温下沉积的缓冲物可以在大于生长温度的温度下进行退火。可替换地，AlN缓冲层12可以通过在衬底10的表面上沉积铝的薄层(即< 0.5nm)，然后将铝层暴露于氮源以将其转换成AlN来形成。铝沉积可以在低温(即100和500°C之间)下进行。AlN缓冲层可以在暴露于氮源之后进行退火。
[0021]在缓冲层12之上生长器件结构15。半导体器件结构包括夹在η型区14与ρ型区18之间的发光或有源区16。η型区14可以首先生长并且可以包括具有不同组成和掺杂物浓度的多个层，包括例如诸如附加缓冲层或成核层之类的制备层、可以是η型或非故意掺杂的层、以及针对对于发光区高效发射光而言合期望的特定光学、材料或电气性质而设计的η型或甚至ρ型器件层。发光或有源区16生长在η型区14之上。适合的发光区16的示例包括单个厚或薄发光层，或者包括通过阻挡层分离的多个薄或厚发光层的多量子阱发光区。发射可见光的器件中的有源区16中的发光层典型地为InGaN。ρ型区18可以生长在发光区16之上。与η型区相似，ρ型区18可以包括具有不同组成、厚度和掺杂物浓度的多个层，包括非故意掺杂的层或η型层。器件中的所有半导体材料的总厚度在一些实施例中小于ΙΟμπι并且在一些实施例中小于6μπι。在一些实施例中，ρ型区首先生长，其后是有源区和η型区。在一个示例中，η型区14包括至少一个η型GaN层，有源区16包括通过GaN或AlxInyGa(1_x_y) N阻挡层分离的InGaN量子阱层，并且ρ型区18包括至少一个ρ型GaN
层O
[0022]作为在高折射率衬底10上生长器件结构15的可替换方案，η型区14、有源区16和ρ型区18可以生长在常规衬底上，然后被键合到衬底10，如图2、3和4中所示。在图2中，η型区14、有源区16和ρ型区18生长在诸如蓝宝石或Si之类的常规衬底32上。包括衬底32和器件结构15的晶片然后被键合到转移晶片30，例如通过阳极键合或通过经由一个或多个电介质键合层(未示出)进行键合。转移衬底30在移除生长衬底32时支撑器件结构15。转移衬底30可以是任何适合的材料，包括例如S1、玻璃或蓝宝石。
[0023]在图3中，通过任何适合的技术移除生长衬底32。例如，可以通过激光剥离移除蓝宝石生长衬底。Si生长衬底可以通过湿法或干法蚀刻移除。移除生长衬底暴露η型区14的底表面。诸如以上所述的含锂衬底之类的高折射率衬底10然后被键合到通过移除生长衬底而暴露的η型区14的表面。衬底10可以通过例如通过阳极键合或通过经由一个或多个电介质键合层(未示出)进行键合而键合到器件结构15。
[0024]在图4中，移除转移衬底30，暴露ρ型区18的顶表面。转移衬底30可以通过任何适合的技术移除。例如，可以通过激光剥离移除蓝宝石转移衬底，或者可以通过湿法或干法蚀刻移除Si或玻璃转移衬底。在移除转移衬底30之后剩余的结构包括附接到器件结构15的衬底10。
[0025]在图1或图4中图示的结构中的任一者然后可以被处理成单独的器件。可以使用任何适合的器件结构，诸如垂直器件结构、其中通过在其上形成接触的表面提取光的器件结构、或者倒装芯片器件结构。为了形成具有布置在衬底上的接触的垂直器件，可以通过在含4的气氛中还原而使本文所描述的含锂衬底中的一些导电。衬底可以掺杂有任何适合的掺杂物，包括 Mg、Cu、Mo、Mn、W、Cr、Co、Fe 和 Li。
[0026]图5图示了被处理成倒装芯片LED器件的晶片的一部分。为了形成倒装芯片器件，在半导体结构23的ρ型区上形成金属ρ接触22，半导体结构23可以仅为器件结构15，如图4中所示，或者可以为器件结构15和缓冲层12，如图1中所示。ρ接触可以是反射性的；例如，P接触可以包括至少一个银层。通过标准光刻操作对半导体结构23进行图案化和蚀刻以移除P型区的整个厚度的一部分和发光区的整个厚度的一部分，以形成显露其上形成金属η接触24的η型区的表面的台面(在图5中未示出)。台面以及ρ和η接触可以以任何适合的方式形成。形成台面以及P和η接触对本领域技术人员而言是公知的。ρ和η接触22和24可以重分布并且通过电介质层25彼此电气隔离。对于每一个器件，至少一个P键合垫26电气连接到ρ接触22。至少一个η键合垫28电气连接到η接触24。
[0027]可替换地，半导体结构可以生长在常规生长衬底上并且被处理成单独的器件，其包括诸如厚金属层之类的结构，以在之后移除生长衬底期间支撑半导体结构。生长衬底然后可以被移除并且例如经由高折射率键合层将高折射率衬底键合到半导体结构。在一些实施例中，适合的键合层具有至少2.3的折射率。适合的键合层的一个示例是可以具有大约1.5的折射率的硅树脂层，其灌输有可以具有大约2.5的折射率的高折射率材料(诸如氧化钛)的胶状悬浮颗粒，使得硅树脂/颗粒键合层具有大约2.4的有效折射率。
[0028]在被处理以形成单独的器件之后，上述晶片中的任一者然后可以被切分成单独的器件或者器件的组，如由图5