半导体封装件及其制法
【技术领域】
[0001]本发明提供一种半导体封装件及其制法，尤指一种具有导电柱的半导体封装件及其制法。
【背景技术】
[0002]近年来，由于各种电子产品在尺寸上是日益要求轻、薄及小，因此可节省基板平面面积并可同时兼顾处理性能的堆栈式封装件(package on package,PoP)愈来愈受到重视。
[0003]现有的堆栈式封装件是使用焊球来作为底层封装基板与上层电子组件之间的电性连接用途的互连结构(interconnect1n),然而，为了避免回焊时的桥接问题，作为互连结构的焊球之间的间距通常大于300微米，因此互连结构占用过大的基板面积，从而局限了封装件的输入/输出(I/O)的电性连接密度。
[0004]此外，由于作为互连结构的焊球互连结构需要较底封装件上的芯片为高的高度，因此也使现有堆栈式封装件的高度无法减低，从而令使用现有堆栈式封装件的电子装置的厚度无法更进一步降低。
[0005]此外，现有堆栈式封装件的底层封装基板与上层电子组件之间并未形成封装胶体，故连接在底层封装基板上的芯片及互连结构无法受到封装胶体的保护，从而容易遭到水气入侵。
[0006]因此，如何克服现有堆栈式封装件互连结构的输入/输出(I/O)密度无法进一步提高及封装件厚度无法进一步降低的问题，以及如何解决现有堆栈式封装件的底层封装基板上的芯片及互连结构未受到封装胶体的保护的问题，实为本领域技术人员的一大课题。
【发明内容】
[0007]有鉴于上述现有技术的缺失，本发明提供一种半导体封装件及其制法，能提高封装件的密度及防止芯片及互连结构受到水气入侵的影响。
[0008]本发明的半导体封装件包括:具有相对的第一表面及第二表面、多个第一电性连接垫及多个第二电性连接垫的封装基板，而该第一电性连接垫及第二电性连接垫形成于该第一表面上；具有相对的作用面与非作用面的芯片，用于以其作用面覆晶接置于该第一电性连接垫上；形成于该第二电性连接垫上的导电柱；以及形成于该第一表面上，并包覆该芯片及该导电柱，且具有外露该导电柱的顶面的开孔的第一封装胶体。
[0009]本发明另提供一种半导体封装件的制法，包括:提供一封装基板，该封装基板具有相对的第一表面及第二表面、多个第一电性连接垫及第二电性连接垫，而该第一电性连接垫及第二电性连接垫形成于该第一表面上；将导电柱在各该第二电性连接垫上形成；以覆晶方式将具有相对的作用面与非作用面的芯片的作用面接置在该第一电性连接垫上；在该第一表面上形成第一封装胶体，以包覆该芯片及该导电柱；以及从该第一封装胶体的顶面移除部分厚度的该第一封装胶体及其内的该导电柱，使该第一封装胶体的顶面及该导电柱的顶面齐平于该芯片的非作用面。
[0010]本发明另提供另一种半导体封装件的制法，包括:提供一封装基板，该封装基板具有相对的第一表面及第二表面、多个第一电性连接垫及第二电性连接垫，而该第一电性连接垫及第二电性连接垫形成于该第一表面上；在各该第二电性连接垫上形成导电柱；将具有相对的作用面与非作用面的芯片的作用面以覆晶方式接置在该第一电性连接垫上；在该第一表面上形成第一封装胶体，以包覆该芯片及该导电柱；以及在该第一封装胶体的顶面形成开孔以露出该导电柱的顶面。
[0011]本发明的半导体封装件可藉由使用导电柱作为堆栈式封装件的互连结构并使封装胶体的顶面及导电柱的顶面齐平于芯片的非作用面，而避免以现有的焊球来作为堆栈式封装件的互连结构所造成的密度无法进一步提高及厚度无法进一步降低的问题，并节省基板平面面积，另外，本发明的半导体封装件可藉由在底层封装基板与上层电子组件之间形成封装胶体而保护芯片及互连结构不受水气入侵的影响。
【附图说明】
[0012]图1A至图1G为本发明的半导体封装件的制法的剖视图。
[0013]图1F ’与图1G ’分别为图1F与图1G的另一实施例的剖视图。
[0014]图1D "及图1G "分别为图1D及图1G的又一实施例的剖视图。
[0015]主要组件符号说明
[0016]10封装基板
[0017]1a第一表面
[0018]1b第二表面
[0019]20芯片
[0020]20a作用面
[0021]20b非作用面
[0022]30电子组件
[0023]40第二封装胶体
[0024]100第一电性连接垫
[0025]102第二电性连接垫
[0026]104导电柱
[0027]106底胶
[0028]108第一封装胶体
[0029]108a开孔
[0030]110表面处理层
[0031]112绝缘保护层
[0032]112a绝缘保护层开孔
[0033]114导电通孔
[0034]116第三电性连接垫
[0035]118防焊层
[0036]118a开口
[0037]120焊球
[0038]200 铜柱
[0039]202 焊料
[0040]300 导电组件。
【具体实施方式】
[0041]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。本发明也可藉由其它不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。
[0042]首先请参照图1A至图1G，该等图为本发明的半导体封装件的制法的剖视图，其中，该半导体封装件的制法的各步骤将参照各图而于以下详细说明。
[0043]请参照图1A，首先，提供一封装基板10，而封装基板10具有相对的第一表面1a及第二表面10b、多个第一电性连接垫100及第二电性连接垫102，而第一电性连接垫100及第二电性连接垫102形成于该第一表面1a上。在本实施例的另一范例中，封装基板10还包括导电通孔114及第三电性连接垫116，其中，第三电性连接垫116形成于第二表面1b上，并且导电通孔114位于第二电性连接垫102及第三电性连接垫116之间且贯穿封装基板10，以使第二电性连接垫102及第三电性连接垫116电性连接。此外，第二表面1b上可形成有防焊层118，且防焊层118具有开口 118a以露出第三电性连接垫116。
[0044]请参照图1B，其次，在各第二电性连接垫102上形成导电柱104，其材料为铜，但本发明不限于此。
[0045]请参照图1C，此外，将具有相对的作用面20a与非作用面20b的芯片20的作用面20a以覆晶方式接置在第一电性连接垫100上；此时，该导电柱104的顶面可高于该非作用面20b，但不以此为限，详细而言，在本实施例的一范例中，芯片20藉由在作用面20a上的铜柱200上的焊料202而以例如为回焊的方式来使焊料202电性连接第一电性连接垫100，从而令芯片20覆晶接置于第一电性连接垫100上。另外，可在覆晶接置芯片20后，于芯片20与封装基板10之间形成底胶106，以包覆第一电性连接垫100、焊料202及铜柱200。
[0046]请参照图1D，而后，在第一表面20a上形成第一封装胶体108，以包覆芯片20及导电柱104。
[0047]请参照图1E，随后，从第一封装胶体108的顶面移除部分厚度的第一封装胶体108及其内的导电柱104至一预定厚度，使第一封装胶体108的顶面、导电柱104的顶面及芯片20的非作用面20b为互相齐平，且移除部分厚度的该第一封装胶体108还可包