介质材料或超低K 介质材料中的一种或多种，所述第一介质层203的厚度为600A~1500A。所述第一介质层 203的形成工艺包括；在衬底200、半导体层202和伪栅极结构201表面沉积介质膜；平坦化 所述介质膜直至暴露出伪栅极层211为止。
[0060] 其中，所述介质膜的形成工艺为沉积工艺。随着半导体器件的尺寸缩小、器件密 度提高，相邻伪栅极结构201之间的距离也相应缩小，而伪栅极结构的高度不会发生较大 变化，导致相邻伪栅极结构201之间沟槽的深宽比变大，为了使所述介质膜在填充于伪栅 极结构201之间时，致密且不具有空隙，所述介质膜的形成工艺为高密度等离子（皿P，化曲DensityProcess)沉积工艺、高深宽比等离子体沉积（HARP,Hi曲AspectRatioProcess) 工艺或流体化学气相沉积（FCVD)工艺。
[0061] 本实施例中，在沉积介质膜之前，还在所述衬底200、半导体层202和伪栅极结构 201沉积停止膜；在平坦化所述介质膜之后，去除伪栅极层顶部表面的停止膜，形成停止层 205。所述停止层205能够在后续于的半导体层202表面形成通孔时，作为刻蚀停止层，W 此避免半导体层202表面在刻蚀工艺中受到损伤。
[0062] 所述停止层205的材料为SisN4或SiON，由于所述停止层205作为刻蚀停止层，所 述停止层205的材料与第一介质层203不同，使停止层205与第一介质层203之间具有刻 蚀选择性。
[0063] 所述停止膜的沉积工艺为化学气相沉积工艺或原子层沉积工艺。所形成的停止膜 除了形成刻蚀停止层W外，还能够向衬底200提供应力。具体的，当所形成的晶体管为PM0S 晶体管时，所述停止膜向衬底提供压应力；当所形成的晶体管为NM0S晶体管时，所述停止 膜向衬底提供拉应力。
[0064] 请参考图3,去除所述伪栅极层211巧日图2所示)，在第一介质层203内形成第一 开口 206。
[0065] 所述第一开口 206用于形成晶体管的栅介质层和栅极层。去除所述伪栅极层211 的工艺为干法刻蚀工艺或湿法刻蚀工艺。由于所述伪栅极层211和衬底200之间具有伪栅 介质层210进行隔离，在去除所述伪栅极层210时，对衬底200表面的损伤较小。
[0066] 在一实施例中，去除伪栅极层211的工艺为湿法刻蚀工艺，刻蚀液为四甲基氨氧 化氨（TMAH)溶液，所述四甲基氨氧化氨溶液的体积比浓度为10%~30%。此外，所述刻蚀液 还能够为K0H。
[0067] 在另一实施例中，去除伪栅极层211的工艺为干法刻蚀工艺，刻蚀气体为皿r、 CI2和〇2的混合气体，其中，皿r的流速为lOsccm~lOOOsccm，CI2的流速为lOsccm~ lOOOsccm, 〇2的流速为lOsccm~SOOsccm。
[0068] 在本实施例中，采用干法刻蚀和湿法刻蚀相结合的方式去除伪栅极层211，即首先 W干法刻蚀工艺去除伪栅极层211厚度的70%~80%，再W湿法刻蚀工艺去除剩余的伪栅极 层 211。
[0069] 此外，由于伪栅介质层210W热氧化工艺形成，导致伪栅介质层的等效氧化层厚 度较高，无法满足高K金属栅晶体管的技术需求，因此，本实施例中，在去除伪栅极层211之 后，去除所述伪栅介质层210,所述第一开口 206底部暴露出衬底200表面。由于所述伪栅 介质层210的材料为氧化娃，去除所述伪栅介质层210的工艺对衬底200表面损伤较小。
[0070] 在一实施例中，去除伪栅介质层210的工艺为湿法刻蚀工艺，刻蚀液为氨氣酸溶 液、或由氣化馈稀释的氨氣酸溶液。
[0071] 在另一实施例中，去除伪栅介质层210的工艺为干法刻蚀工艺，刻蚀气体为CF4、 CHFs、CsFe中的一种或多种，载气为化，压强为20mTorr~200mTorr，刻蚀气体的流速为 50sccm~lOOOsccm,载气的流速为 50sccm~lOOOsccm。
[0072] 在本实施例中，采用干法刻蚀和湿法刻蚀相结合的方式去除伪栅介质层210,即首 先W干法刻蚀工艺去除伪栅极层211厚度的70%~80%，再W湿法刻蚀工艺去除剩余的伪栅 极层211。
[0073] 请参考图4,在所述第一开口 206的侧壁和底部表面形成栅介质层207;在所述栅 介质层207表面形成填充满第一开口的牺牲层208。
[0074] 所述牺牲层208和栅介质层207的形成工艺包括；在第一介质层203表面和第一 开口206的侧壁和底部表面形成栅介质膜；在所述栅介质膜表面形成填充满第一开口206 的牺牲膜；采用平坦化工艺去除第一介质层203表面的牺牲膜和栅介质膜，W形成牺牲层 208和栅介质层207。
[00巧]其中，所述栅介质膜的材料为高K介质材料，所述高K介质材料包括；La2化、AI2O3、BaZr〇3、HfZr〇4、HfZrON、册LaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、炬a,Sr)Ti〇3、 SisN4,所述栅介质膜的厚度为5A~2OA。所述栅介质膜的形成工艺包括：采用沉积工艺在 第一介质层203表面和开口 206的侧壁和底部表面形成高K介质膜；对所述高K介质膜进 行退火工艺。其中，所述沉积工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积 工艺；所述退火工艺为快速热退火、尖峰退火或激光退火，退火温度为60(TC~105(TC。
[0076]由于所述栅介质膜的材料为高K介质材料，在形成所述栅介质膜的过程中，需要 进行温度较高的退火工艺，所述温度较高的退火工艺会对后续W自对准娃化工艺形成的电 接触层性能造成影响，因此，需要在形成电接触层之前，形成所述栅介质膜。
[0077] 形成于栅介质层207表面的牺牲层208能够为后续形成的栅极层占据空间，从而 避免在形成电接触层之前形成栅极层，W此避免在后续的自对准娃化工艺中，栅极层的金 属材料向衬底200内扩散的问题，避免晶体管产生漏电流，使晶体管性能改善。
[0078] 所述牺牲层208的材料需要选取易于填充及易于去除的材料，例如无定形碳或光 刻胶。所述牺牲层208的材料还需要不同于栅介质层207、停止层205或第一介质层203， 使牺牲层208与栅介质层207、停止层205或第一介质层203之间具有刻蚀选择性。所述牺 牲膜的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
[0079] 此外，所述平坦化牺牲膜和栅介质膜的工艺为化学机械抛光工艺（CMP)或回刻蚀 工艺。
[0080] 在一实施例中，在形成牺牲层208之前，在栅介质层207表面形成覆盖层(未示 出），所述覆盖层用于阻止后续形成的栅极层的材料向栅介质层207或衬底200内扩散。所 述覆盖层的材料为La2〇3、AL2O3、Ga2〇3、1叫〇3、MoO、Pt、Ru、TaCNO、Ir、hC、MoN、WN、TixNi_x，所 述覆盖层的厚度为5A~20A，所述覆盖层的形成工艺包括化学气相沉积工艺、物理气相沉 积工艺或原子层沉积工艺。
[0081] 在形成栅介质层207之前，在第一开口206的侧壁和底部表面形成结合层(未示 出），所述结合层的材料为Si化或SiON，所述结合层的形成工艺包括热氧化工艺、氮氧化工 艺或化学氧化工艺，所述结合层的厚度为5A~lOA。所述结合层用于增强W高K介质材料 形成的栅介质层207与衬底200之间的结合能力。
[0082] 请参考图5,在形成所述牺牲层208之后，在所述第一介质层203内形成暴露出半 导体层202的第一通孔220。
[0083] 所述第一通孔220底部暴露出半导体层202表面，从而能够在所述第一通孔220 底部的半导体层202表面形成电接触层。
[0084] 所述第一通孔220的形成工艺包括；在第一介质层203和牺牲层208表面形成掩 膜层，所述掩膜层暴露出与半导体层202位置对应的第一介质层203表面；W所述掩膜层 为掩膜层，采用各向异性的干法刻蚀工艺刻蚀所述第一介质层203,直至暴露出停止层205 表面为止，形成第一通孔；采用干法刻蚀工艺或湿法刻蚀工艺刻蚀第一通孔底部的停止层 205,直至暴露出半导体层202表面为止。
[0085] 所述各向异性的干法刻蚀工艺W垂直于衬底200表面的方向对第一介质层203 进行刻蚀，所形成的第一通孔220的侧壁垂直于第一介质层203表面。本实施例中，第一 介质层203的材料为氧化娃，刻蚀气体为CF4、CHFs、CsFe中的一种或多种，载气为He,压强 为SOmTorr~SOOmTorr，刻蚀气体的流速为50sccm~lOOOsccm,载气的流速为50sccm~ lOOOsccm。
[0086] 请参考图6,采用自对准娃化工艺在所述第一通孔220底部的半导体层202表面形 成电接触层221。
[0087] 所述电接触层221的材料为金属娃化物，所述电接触层221能够降低后续形成的 导电插塞与源区或漏区之间的接触电阻，W此提高晶体管的性能。
[0088] 所述自对准娃化工艺（Self-ali即edSilicide)包括；在第一介质层203表面和 第一通孔220的侧壁和底部表面形成金属层；采用退火工艺使金属层的原子向半导体层 202内扩散，在半导体层202表面形成电接触层221 ;在退火工艺之后，去除剩余金属层。
[0089] 其中，所述金属层的材料为媒、钻或铁，所述金属层的形成工艺为化学气相沉积工 艺或物理气相沉积工艺。所述退火工艺为快速热退火、尖峰退火或激光退火，退火温度为 70(TC~80(TC。由于所述退火温度较高，而后续所形成的栅极层材料通常为铅或铜，而铅或 铜的烙点较低。W铅为例，当温度高于40(TC之后，所述铅就会发生扩散，一旦铅扩散入衬底 200内，即容易使沟