道区产生漏电流，造成晶体管性能变差。因此，本实施例中，在形成栅极 层之前，形成所述电接触层221，避免自对准娃化工艺对栅极层造成损害。
[0090] 在一实施例中，在图6的基础上，请参考图7,在形成电接触层221之后，在第一通 孔220内形成第一子插塞222。
[0091] 所述第一子插塞222作为形成于源区和漏区上的导电插塞的一部分。所述第一子 插塞222的材料为铜、鹤或铅，所述第一子插塞222的形成工艺包括；在第一介质层203和 牺牲层208表面、W及第一通孔220内沉积第一导电膜；平坦化所述第一导电膜，直至暴露 出第一介质层203
[0092] 其中，所述第一导电膜的形成工艺为化学气相沉积工艺或物理气相沉积工艺；所 述平坦化工艺为化学机械抛光或回刻蚀工艺，所述回刻蚀工艺能够为干法刻蚀工艺或湿法 刻蚀工艺。由于所述第一通孔220的深度与第一介质层203的厚度一致，所述第一通孔220 的深度较浅，则形成于第一通孔220内的第一导电膜质量较好，有利于避免第一通孔220内 的第一导电膜内部产生空隙。
[0093] 在一实施例中，在形成所述导电膜之前，在第一介质层203和牺牲层208表面、W 及第一通孔220的侧壁和底部表面沉积阻挡层，所述阻挡层的材料为铁、氮化铁、粗、氮化 铁中的一种或多种组合，所述阻挡层用于定义平坦化工艺的停止位置，当平坦化工艺暴露 出所述阻挡层之后，继续平坦化所述阻挡层，直至暴露出第一介质层203表面。
[0094] 请参考图8,在形成第一子插塞222之后，去除所述牺牲层208巧日图7所示)直至 暴露出栅介质层207,在第一介质层203内形成第二开口（未示出）;在第二开口内形成栅极 层 223。
[0095] 去除牺牲层208的工艺为干法刻蚀工艺或湿法刻蚀工艺。在本实施例中，所述牺 牲层208的材料为无定形碳，去除所述牺牲层208的工艺为干法刻蚀工艺，刻蚀气体包括氧 气，氧气能够与无定形碳反应生成一氧化碳气体或二氧化娃气体被排出。
[0096] 在一实施例中，所述栅介质层207表面还形成有覆盖层，则在去除牺牲层208之 后，暴露出所述覆盖层，在所述覆盖层表面形成栅极层。
[0097] 所述栅极层223的材料为金属，本实施例中为铅，在其他实施例中还能够为铜或 鹤。所述栅极层223的形成工艺包括；在第一介质层203表面、W及第二开口的侧壁和底部 表面沉积填充满第二开口的金属膜；采用平坦化工艺去除第一介质层203表面的金属膜， 直至暴露出第一介质层203表面为止，形成栅极层223。其中，所述金属膜的形成工艺为化 学气相沉积工艺、物理气相沉积工艺或电锻工艺，所述平坦化工艺为化学机械抛光工艺或 回刻蚀工艺。
[0098] 由于金属膜的烙点较低，形成金属膜的工艺温度较低，则形成所述栅极层223的 工艺不会损害所述电接触层221的形貌或性能。
[0099] 在一实施例中，在沉积金属膜之前，在第一介质层203表面、W及第二开口的侧壁 和底部表面沉积功函数膜，在平坦化所述金属膜之后，平坦化第一介质层203表面的功函 数膜，W形成功函数层，所述功函数层能够调节所形成的晶体管的阔值电压。而且，第一区 域I(如图2所示）和第二区域II(如图2所示）所形成的功函数层材料不同。具体的，本 实施例中，第一区域I用于形成PM0S晶体管，第一区域I的第二开口内所形成的功函数层 的功函数值较高；第二区域II用于形成NM0S晶体管，第一区域II的第二开口内所形成的 功函数层的功函数值较低。
[0100] 请参考图9,在形成栅极层223之后，在第一介质层203、第一子插塞222和栅极层 223表面形成第二介质层224 ;在所述第二介质层224内形成暴露出第一子插塞222的第二 通孔(未示出）；在所述第二通孔内形成第二子插塞225,所述第二子插塞225和第一子插塞 222形成导电插塞(未标示)。
[0101] 所述第二介质层224用于保护栅极层223的顶部表面，并且所述第二介质层224 内形成的第二子插塞225用于使第一子插塞222与外部电路电连接。所述第二介质层224 的材料为氧化娃，形成工艺包括等离子体增强化学气相沉积工艺、高密度等离子沉积工艺、 高深宽比等离子体沉积工艺或流体化学气相沉积，第二介质层224厚度为300A~1000A。
[0102] 形成所述第二通孔的工艺为各向异性的干法刻蚀工艺，刻蚀气体为CF4、CHFs、CsFe 中的一种或多种，载气为He,压强为20mTorr~200mTorr，刻蚀气体的流速为50sccm~ lOOOsccm,载气的流速为 50sccm~lOOOsccm。
[0103] 所述第二子插塞225作为导电插塞的一部分，所述第一子插塞222和第二子插塞 225构成位于电接触层221表面导电插塞。所述第二子插塞225的材料为铜、鹤或铅，所述 第二子插塞225的形成工艺包括；在第二介质层224表面、W及第二通孔内沉积第二导电 膜；平坦化所述第二导电膜，直至暴露出第二介质层224。
[0104] 其中，所述第二导电膜的形成工艺为化学气相沉积工艺或物理气相沉积工艺；所 述平坦化工艺为化学机械抛光或回刻蚀工艺，所述回刻蚀工艺能够为干法刻蚀工艺或湿法 刻蚀工艺。由于所述第二通孔的深度与第二介质层224的厚度一致，所述第二通孔的深度 较浅，则形成于第二通孔内的导电膜质量较好，有利于避免第二通孔内的第二导电膜内部 产生空隙。
[0105] 在一实施例中，在形成所述第二导电膜之前，在第二介质层224表面、W及第二通 孔220的侧壁和底部表面沉积阻挡层，所述阻挡层的材料为铁、氮化铁、粗、氮化铁中的一 种或多种组合，所述阻挡层用于定义了平坦化工艺的停止位置，当平坦化工艺暴露出所述 阻挡层之后，继续平坦化所述阻挡层，直至暴露出第二介质层224表面。
[0106]在另一实施例中，在图6的基础上，请参考图10，在形成电接触层221之后，在第一 通孔220内形成第H介质层300。
[0107] 所述第H介质层300的材料为氧化娃，形成工艺包括；采用沉积工艺在第一介质 层203和牺牲层208表面、W及第一通孔220内形成第H介质膜；采用平坦化工艺去除牺牲 层208和第一介质层203表面的第H介质膜，形成第H介质层300。
[010引其中，所述沉积第H介质膜的工艺为等离子体增强化学气相沉积工艺、高密度等 离子沉积工艺、高深宽比等离子体沉积工艺或流体化学气相沉积，第H介质层的厚度为 600A~1500A。所述平坦化工艺为化学机械抛光工艺或回刻蚀工艺，而且所述牺牲层208 作为所述平坦化工艺的停止位置。
[0109]请参考图11，在形成第H介质层300之后，去除所述牺牲层208巧n图10所示)直 至暴露出栅介质层207,在第一介质层203内形成第二开口（未示出）;在第二开口内形成栅 极层301。
[0110] 去除牺牲层208的工艺为干法刻蚀工艺或湿法刻蚀工艺。在本实施例中，所述牺 牲层208的材料为无定形碳，去除所述牺牲层208的工艺为干法刻蚀工艺，刻蚀气体包括氧 气，氧气能够与无定形碳反应生成一氧化碳气体或二氧化娃气体被排出。
[0111] 在一实施例中，所述栅介质层207表面还形成有覆盖层，则在去除牺牲层208之 后，暴露出所述覆盖层，在所述覆盖层表面形成栅极层。
[0112] 所述栅极层301的材料为金属，本实施例中为铅，在其他实施例中还能够为铜或 鹤。所述栅极层301的形成工艺包括；在第一介质层203和第H介质层300表面、W及第 二开口的侧壁和底部表面沉积填充满第二开口的金属膜；采用平坦化工艺去除第一介质层 203和第H介质层300表面的金属膜，直至暴露出第一介质层203和第H介质层300表面为 止，形成栅极层301。其中，所述金属膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺 或电锻工艺，所述平坦化工艺为化学机械抛光工艺或回刻蚀工艺。
[0113] 由于金属膜的烙点较低，形成金属膜的工艺温度较低，则形成所述栅极层223的 工艺不会损害所述电接触层221的形貌或性能。
[0114] 在一实施例中，在沉积金属膜之前，在第一介质层203和第H介质层300表面、W 及第二开口的侧壁和底部表面沉积功函数膜，在平坦化所述金属膜之后，平坦化第一介质 层203表面的功函数膜，W形成功函数层，所述功函数层能够调节所形成的晶体管的阔值 电压。而且，第一区域I(如图2所示）和第二区域II(如图2所示）所形成的功函数层材 料不同。具体的，本实施例中，第一区域I用于形成PM0S晶体管，第一区域I的第二开口内 所形成的功函数层的功函数值较高；第二区域II用于形成NM0S晶体管，第一区域II的第 二开口内所形成的功函数层的功函数值较低。
[0115] 请参考图12,在形成栅极层301之后，在第一介质层203、第H介质层300和栅极 层301表面形成第四介质层302 ;刻蚀所述第四介质层302、第H介质层30(K如图11所示） 和第一介质层203,形成暴露出电接触层221的第H通孔(未示出）；在所述第H通孔内形成 导电插塞303。
[0116] 所述第四介质层302用于保护栅极层301的顶部表面。所述第四介质层302的材 料为氧化娃，形成工艺包括等离子体增强化学气相沉积工艺、高密度等离子沉积工艺、高深 宽比等离子体沉积工艺或流体化学气相沉积，第四介质层302厚度为300A~1000A。
[0117] 形成所述第H通孔的工艺为各向异性的干法刻蚀工艺，刻蚀气体为CF4、CHFs、CsFe 中的一种或多种，载气为He,压强为20mTorr~200mTorr，刻蚀气体的流速为50sccm~ lOOOsccm,载气的流速为 50sccm~lOOOsccm。
[0118] 所述导电插塞303的材料为铜、鹤或铅，所