W是氧化娃，该栅 电极212的材料可W是多晶娃，该氧化层213的材料可W是氧化娃。该氧化层213可W通 过栅极再氧化（gate re-oxidization)工艺来形成。
[0063] 参考图8,通过外延生长工艺在栅极结构21周围的半导体衬底20上形成外延层 29。进一步而言，该外延层29覆盖栅极结构21 W外的半导体衬底20的表面。
[0064] 优选地，该外延层29的材料与半导体衬底20的材料相同。对于娃衬底，外延层29 的材料为娃。外延层29的材料与半导体衬底20相同，相当于抬高了半导体衬底20的表面， 使得栅极结构21 W外的衬底表面高于栅极结构21下方的衬底表面。
[006引进一步地，该外延层29的厚度优选为50 A至500A,
[0066] 参考图9,在栅极结构21周围的外延层29上形成侧墙22。该侧墙22的形成工艺 可W采用传统工艺，例如首先沉积介质层，然后再通过回刻（etch back)形成侧墙22。
[0067] 参考图10,对侧墙22外侧的外延层29 W及半导体衬底20进行刻蚀，W在其中形 成凹槽23。该凹槽23的形成方法可W是干法刻蚀结合湿法刻蚀。该凹槽23的侧壁优选 为I：状，其中I：状的突出部可W伸入侧墙22的下方，该凹槽23在外延层29的表面具有 开口。
[0068] 参考图11和图12,之后可W在凹槽23中填充压应力材料24,该压应力材料24向 栅极结构21下方的沟道区域施加压应力。
[0069] 具体而言，可W首先在凹槽23的底部和侧壁形成巧晶层241，该巧晶层241的材 料例如可W是SiGe、SiGeC、SiGeB或SiC ;之后在巧晶层241上形成体层化U化layer) 242， 该体层242将凹槽23填满。该体层242的材料可W和巧晶层241相同或不同，例如可W是 SiGe 和 SiGeBn
[0070] 如果巧晶层241和/或体层242的材料是SiGe,郝么优选地，SiGe中Si和Ge的 比例51/66为5%至40%。
[0071] 另外，作为一个优选的实施例，在形成体层242之后，还可W形成帽层25,该帽层 25覆盖在体层242之上。进一步而言，帽层25位于凹槽的开口处，将压应力材料24与外界 隔贸。当然，帽层25是可选的,也可W不形成帽层25。
[0072] 后续的工艺步骤与传统的CMOS工艺相同。例如，可W在栅极结构21两侧的压应 力材料24中注入P型离子，W形成源区和漏区；接下来再形成介质层，覆盖栅极结构21、侧 墙22 W及帽层25 ;然后可W刻蚀介质层W形成接触孔，并在接触孔中填充导电材料W形成 导电栓塞；等等。
[0073] 参考图12,本实施例形成的PMOS晶体管包括；半导体衬底20;栅极结构21，位于 半导体衬底20上；外延层29,位于栅极结构21周围的半导体衬底20上；侧墙22,位于栅 极结构21周围的外延层29上；凹槽，位于侧墙22外侧的外延层29和半导体衬底20中，凹 槽中填充有压应力材料24,该凹槽的侧壁可W呈I：状；源区和漏区，位于该压应力材料24 中。另外，压应力材料24上还可W覆盖有帽层25。
[0074] 其中，栅极结构21可W包括；栅介质层211;栅电极212,位于栅介质层211上；氧 化层213,位于栅介质层211和栅电极212周围。
[00巧]压应力材料24可W包括；覆盖在凹槽底部和侧壁上的巧晶层241;位于巧晶层 241上的体层242,该体层242填满该凹槽。
[0076] 本发明虽然W较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技 术人员在不脱离本发明的精神和范围内，都可W做出可能的变动和修改，因此本发明的保 护范围应当W本发明权利要求所界定的范围为准。
【主权项】
1. 一种PMOS晶体管的形成方法，其特征在于，包括： 提供半导体衬底，该半导体衬底上形成有栅极结构； 采用外延生长在所述栅极结构周围的半导体衬底上形成外延层； 在所述栅极结构周围的外延层上形成侧墙； 刻蚀所述侧墙外侧的外延层和半导体衬底以形成凹槽； 在所述凹槽中填充压应力材料。2. 根据权利要求1所述的PM0S晶体管的形成方法，其特征在于，所述外延层的厚度为 50 \ 至500A,,3. 根据权利要求1所述的PM0S晶体管的形成方法，其特征在于，在所述凹槽中填充压 应力材料包括： 在所述凹槽的底部和侧壁形成籽晶层； 在所述籽晶层上形成体层，该体层填满所述凹槽。4. 根据权利要求3所述的PM0S晶体管的形成方法，其特征在于，所述籽晶层的材料选 自 SiGe、SiGeC、SiGeB 和 SiC。5. 根据权利要求3所述的PM0S晶体管的形成方法，其特征在于，所述体层的材料选自 SiGe 和 SiGeB。6. 根据权利要求4或5所述的PM0S晶体管的形成方法，其特征在于，所述SiGe中Si 与Ge的比例为5%至40%。7. 根据权利要求1所述的PM0S晶体管的形成方法，其特征在于，在所述凹槽中填充压 应力材料之后还包括：形成帽层，该帽层覆盖所述凹槽中的压应力材料。8. 根据权利要求1所述的PM0S晶体管的形成方法，其特征在于，形成所述外延层之前， 还包括：对所述栅极结构进行再氧化。9. 根据权利要求1所述的PM0S晶体管的形成方法，其特征在于，在所述凹槽中填充压 应力材料之后，还包括：在所述栅极结构两侧的压应力材料中注入P型离子，以形成源区和 漏区。10. 根据权利要求1所述的PM0S晶体管的形成方法，其特征在于，所述凹槽的侧壁呈 Σ状。11. 一种PM0S晶体管，其特征在于，包括： 半导体衬底； 栅极结构，位于所述半导体衬底上； 外延层，位于所述栅极结构周围的半导体衬底上； 侧墙，位于所述栅极结构周围的外延层上； 凹槽，位于所述侧墙外侧的外延层和半导体衬底中，所述凹槽中填充有压应力材料。12. 根据权利要求11所述的PM0S晶体管，其特征在于，所述外延层的厚度为50 A至 5 00A13. 根据权利要求11所述的PM0S晶体管，其特征在于，所述凹槽中填充的压应力材料 包括： 覆盖该凹槽底部和侧壁的籽晶层； 位于所述籽晶层上的体层，该体层填满所述凹槽。14. 根据权利要求13所述的PMOS晶体管，其特征在于，所述籽晶层的材料选自SiGe、 SiGeC、SiGeB 和 SiC。15. 根据权利要求13所述的PMOS晶体管，其特征在于，所述体层的材料选自SiGe和 SiGeB〇16. 根据权利要求14或15所述的PMOS晶体管，其特征在于，所述SiGe中Si与Ge的 比例为5%至40%。17. 根据权利要求11所述的PMOS晶体管，其特征在于，还包括： 帽层，该帽层覆盖所述凹槽中的压应力材料。18. 根据权利要求11所述的PMOS晶体管，其特征在于，所述栅极结构包括： 栅介质层； 栅电极，位于所述栅介质层上； 氧化层，位于所述栅介质层和栅电极周围。19. 根据权利要求11所述的PMOS晶体管，其特征在于，还包括： P型掺杂的源区和漏区，分别位于所述栅极结构两侧的压应力材料中。20. 根据权利要求11所述的PMOS晶体管，其特征在于，所述凹槽的侧壁呈Σ状。
【专利摘要】本发明提供了一种PMOS晶体管及其形成方法，该方法包括：提供半导体衬底，该半导体衬底上形成有栅极结构；采用外延生长在所述栅极结构周围的半导体衬底上形成外延层；在所述栅极结构周围的外延层上形成侧墙；刻蚀所述侧墙外侧的外延层和半导体衬底以形成凹槽；在所述凹槽中填充压应力材料。本发明有利于改善PMOS晶体管的性能。
【IPC分类】H01L29/78, H01L21/336
【公开号】CN105336776
【申请号】CN201410325806
【发明人】禹国宾
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年2月17日
【申请日】2014年7月9日