[0059]之后，对被去除牺牲层后的鳍片的上表面和侧面进行氧化，形成鳍片氧化层1000，如图10所示。示例性地，可以在包含氧气或水蒸气的气氛中在800°C-1200°c的范围内进行上述氧化。这里的“鳍片氧化层”是指在鳍片的表面(包括上表面和侧面)热氧化形成的氧化层。如上所述，在一些实施例中，缓冲层410表面上的部分牺牲层也可以被去除。因此，“鳍片氧化层”也可以包括在被去除牺牲层的缓冲层410表面上热氧化形成的氧化层。
[0060]接下来，形成图案化的硬掩模1100，如图11所示，该硬掩模1100覆盖鳍片氧化层1000的上表面、半导体材料层501的上表面、控制栅电介质层610的上表面、以及控制栅电极620的部分上表面。示例性地，硬掩模1100可以是硅的氮化物或硅的氧化物等等。
[0061]然后，如图12所示，以图案化的硬掩模1100为掩模，以缓冲层410上的牺牲层500为蚀刻停止层向下刻蚀控制栅电极620、控制栅电介质层610、以及半导体材料层501。注意，这里硬掩模1100也可以为光致抗蚀剂。
[0062]接着，采用DHF去除缓冲层410表面上的牺牲层500，如图13所示。硬掩模1100随后可以去除。
[0063]之后，对去除牺牲层后的缓冲层410的表面进行高温(例如，在800°C -1200°C的范围内)氧化，从而在鳍片结构400与半导体材料层501之间形成氧化层，从而形成图7所示的结构。示例性地，可以在包含氧气或水蒸气的气氛中进行上述氧化。需要指出的是，图7中的氧化层700包括对鳍片的表面(包括上表面和侧面)进行氧化形成的氧化层和对缓冲层的表面进行氧化形成的氧化层两者。
[0064]图14-18是示出根据本公开另一些实施例的形成图7A所示结构的部分工艺过程的示意截面图。
[0065]如图14所示，形成图案化的硬掩模1400，该硬掩模1400覆盖鳍片420的上表面、牺牲层500的上表面、半导体材料层501的上表面、控制栅电介质层610的上表面、以及控制栅电极620的部分上表面。示例性地，硬掩模1400可以是硅的氮化物或硅的氧化物等等。
[0066]接着，如图15所示，以图案化的硬掩模1400为掩模，以缓冲层410上的牺牲层500为蚀刻停止层向下刻蚀(例如，采用干法刻蚀)控制栅电极620、控制栅电介质层610、以及半导体材料层501。
[0067]然后，采用湿法刻蚀，例如利用DHF去除缓冲层410表面上的牺牲层500，如图16所示。这里，虽然图16示出了仅仅去除缓冲层410表面上的部分牺牲层500的示例，但是本公开并不限于此，在另一些实施例中，可以去除缓冲层410表面上的全部牺牲层500。在其它的一些实施例中，可以去除缓冲层410表面上的全部牺牲层500，以及邻近缓冲层的鳍片420侧面上的部分牺牲层。应理解，可以在去除缓冲层410表面上的牺牲层500之后去除硬掩模1400，也可以在之后的步骤将其去除。
[0068]接下来，对被去除牺牲层后的缓冲层的表面进行高温氧化，形成氧化物1700，例如，在800°C -1200°C的范围内，在包含氧气或水蒸气的气氛中进行上述氧化，如图17所示。
[0069]之后，采用湿法刻蚀，例如利用DHF去除鳍片420侧面上的牺牲层500，如图18所
/j、l Ο
[0070]最后，对去除牺牲层后的鳍片420的上表面和侧面进行氧化，形成氧化层，从而形成图7所示的结构。与上类似地，氧化层700包括对缓冲层的表面(包括上表面和侧面)进行氧化形成的氧化层和对鳍片的表面进行氧化形成的氧化层两者。
[0071]如上，提供了根据本公开一些实施例的半导体装置的制造方法。根据该方法，可以形成具有垂直结构的无结纳米线的半导体装置。由于采用了 SiGe缓冲层和AlAs牺牲层，克服了现有技术中原子晶格失配的问题。所形成的半导体装置为垂直结构且不含源漏PN结，可以有效地抑制短沟道效应。此外，通过调节栅电极可以有效地调节阈值电压。
[0072]作为一个非限制性示例，上述缓冲层的材料包括SiGe ;牺牲层的材料包括AlAs ；半导体材料层的材料包括下列之一:InGaAs、InAs、InSb。
[0073]作为另一个非限制性示例，上述缓冲层的材料包括SiGe;牺牲层的材料包括AlAs ;半导体材料层的材料包括Ge。应理解，本公开并不限于这些材料。
[0074]图19是根据本公开另一实施例的形成半导体装置的方法的示意流程图。如图19所示，图1所示步骤113具体可以通过以下步骤来实现:在步骤121，进行平坦化以露出鳍片的上表面。在步骤131，去除鳍片侧面上的牺牲层；在步骤141，对被去除牺牲层后的鳍片的上表面和侧面进行氧化，形成鳍片氧化层；在步骤151，形成图案化的硬掩模，该硬掩模覆盖鳍片氧化层的上表面、半导体材料层的上表面、控制栅电介质层的上表面、以及控制栅电极的部分上表面；在步骤161，以图案化的硬掩模为掩模，以缓冲层上的牺牲层为蚀刻停止层向下刻蚀控制栅电极、控制栅电介质层、以及半导体材料层；在步骤171，去除缓冲层表面上的牺牲层；以及在步骤181，对去除牺牲层后的缓冲层的表面进行氧化，从而在鳍片结构与半导体材料层之间形成氧化层。
[0075]图20是根据本公开又一实施例的形成半导体装置的方法的示意流程图。如图20所示，图1所示步骤113具体可以通过以下步骤来实现:在步骤221，进行平坦化以露出鳍片的上表面。在步骤231，形成图案化的硬掩模，该硬掩模覆盖鳍片的上表面、牺牲层的上表面、半导体材料层的上表面、控制栅电介质层的上表面、以及控制栅电极的部分上表面；在步骤241，以图案化的硬掩模为掩模，以缓冲层表面上的牺牲层为蚀刻停止层向下刻蚀控制栅电极、控制栅电介质层、以及半导体材料层；在步骤251，去除缓冲层表面上的牺牲层；在步骤261，对被去除牺牲层后的缓冲层的表面进行氧化；在步骤271，去除鳍片侧面上的牺牲层；以及在步骤281，对去除牺牲层后的鳍片的上表面和侧面进行氧化，从而在鳍片结构与半导体材料层之间形成氧化层。
[0076]进一步地，所述方法还可以包括:进行栅极收缩工艺，以缩小控制栅电极，从而限定源区/漏区，如图21所示。半导体材料层501在衬底表面方向上与控制栅电极620对应的部分为沟道区511，以沟道区511为界限的其余两部分半导体材料层521和531分别为漏区和源区。
[0077]因此，本公开还提供了一种半导体装置，参见图21，其可以包括:衬底200 ;在衬底200上的鳍片结构400，该鳍片结构400包括在衬底上的缓冲层410以及在缓冲层410上的鳍片420，该鳍片结构400作为调节栅电极；在鳍片420的上表面、侧面以及缓冲层410的表面上的调节栅电介质层700 ;在鳍片420侧面上的调节栅电介质层700的表面以及缓冲层410表面上的调节栅电介质层700的部分表面上的半导体材料层501 ;以及在半导体材料层501上的控制栅电极结构，该控制栅电极结构包括在半导体材料层501表面上的控制栅电介质层610、以及至少部分覆盖控制栅电介质层610的控制栅电极620 ；
[0078]其中，半导体材料层501在衬底表面方向上与控制栅电极610对应的部分为沟道区511，以沟道区521为界限的其余两部分半导体材料层分别为漏区521和源区531。
[0079]在一个实例中，半导体材料层501的厚度为l-10nm,例如为2nm、5nm、8nm。
[0080]在