一个实例中，控制栅电介质层610的厚度为l_5nm,例如为3nm。
[0081]在一个实例中，鳍片420的高度为10-200nm和/或鳍片420的宽度为10_50nm。
[0082]在一个实例中，缓冲层410的材料包括SiGe ;半导体材料层501的材料包括下列之一:InGaAs、InAs、InSb 或者 Ge。
[0083]在一个实例中，控制栅电介质层610的材料包括高K电介质材料；控制栅电极610的材料包括金属。
[0084]在一个实例中，鳍片420的形状可以包括圆柱形、椭圆柱形、长方体。进一步地，鳍片420的形状可以为正方体。
[0085]至此，已经详细描述了根据本公开实施例的半导体装置及其制造方法。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。
[0086]本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本发明的精神和范围。
【主权项】
1.一种半导体装置的制造方法，其特征在于，所述方法包括: 提供衬底； 在所述衬底上形成缓冲层； 对所述缓冲层进行图案化，以形成鳍片结构，所述鳍片结构包括在所述衬底上的缓冲层以及在所述缓冲层上的鳍片，所述鳍片结构作为调节栅电极； 在所述鳍片的上表面、侧面以及所述缓冲层的表面上形成牺牲层； 在所述牺牲层的表面上形成半导体材料层； 在所述半导体材料层上形成控制栅电极结构，所述控制栅电极结构包括在所述半导体材料层表面上的控制栅电介质层、以及在所述控制栅电介质层上的控制栅电极；以及 去除所述牺牲层，并在所述鳍片结构与所述半导体材料层之间形成氧化层，所述氧化层作为调节栅电介质层。2.根据权利要求1所述的方法，其特征在于，所述方法还包括:在形成控制栅电极结构后，进行平坦化以露出所述鳍片的上表面。3.根据权利要求2所述的方法，其特征在于，所述去除所述牺牲层，并在所述鳍片结构与所述半导体材料层之间形成氧化层包括: 去除所述鳍片侧面上的牺牲层； 对被去除牺牲层后的所述鳍片的上表面和侧面进行氧化，形成鳍片氧化层； 去除所述缓冲层表面上的牺牲层；以及 对去除牺牲层后的所述缓冲层的表面进行氧化，从而在所述鳍片结构与所述半导体材料层之间形成氧化层。4.根据权利要求3所述的方法，其特征在于，在去除所述缓冲层表面上的牺牲层之前还包括: 形成图案化的硬掩模，所述硬掩模覆盖鳍片氧化层的上表面、半导体材料层的上表面、控制栅电介质层的上表面、以及控制栅电极的部分上表面； 以所述图案化的硬掩模为掩模，以缓冲层表面上的牺牲层为蚀刻停止层向下刻蚀控制栅电极、控制栅电介质层、以及半导体材料层。5.根据权利要求2所述的方法，其特征在于，所述去除所述牺牲层，并在所述鳍片结构与所述半导体材料层之间形成氧化层包括: 去除所述缓冲层表面上的牺牲层； 对被去除牺牲层后的所述缓冲层的表面进行氧化； 去除所述鳍片侧面上的牺牲层；以及 对去除牺牲层后的所述鳍片的上表面和侧面进行氧化，从而在所述鳍片结构与所述半导体材料层之间形成氧化层。6.根据权利要求5所述的方法，其特征在于，在去除所述缓冲层表面上的牺牲层之前还包括: 形成图案化的硬掩模，所述硬掩模覆盖鳍片的上表面、牺牲层的上表面、半导体材料层的上表面、控制栅电介质层的上表面、以及控制栅电极的部分上表面； 以所述图案化的硬掩模为掩模，以缓冲层表面上的牺牲层为蚀刻停止层向下刻蚀控制栅电极、控制栅电介质层、以及半导体材料层。7.根据权利要求1所述的方法，其特征在于，所述方法还包括: 对所述控制栅电极进行栅极收缩工艺，以限定源区/漏区。8.根据权利要求1所述的方法，其特征在于，所述形成鳍片结构的步骤包括: 在所述缓冲层上形成图案化的抗蚀剂； 以所述图案化的抗蚀剂为掩模对所述缓冲层进行刻蚀，以形成所述鳍片结构。9.根据权利要求1所述的方法，其特征在于，所述半导体材料层的厚度为l-10nm和/或所述控制栅电介质层的厚度为l_5nm。10.根据权利要求1所述的方法，其特征在于，所述牺牲层的形成和/或所述半导体材料层的形成包括选择性外延生长。11.根据权利要求1所述的方法，其特征在于，所述缓冲层的材料包括SiGe； 所述牺牲层的材料包括AlAs ； 所述半导体材料层的材料包括下列之一:InGaAs、InAs、InSb或Ge。12.根据权利要求1所述的方法，其特征在于，所述控制栅电介质层的材料包括高K电介质材料； 所述控制栅电极的材料包括金属。13.根据权利要求1所述的方法，其特征在于，所述鳍片的高度为10-200nm和/或所述鳍片的宽度为10-50nm。14.根据权利要求1所述的方法，其特征在于，所述鳍片的形状包括圆柱形、椭圆柱形、长方体。15.一种半导体装置，其特征在于，包括: 衬底； 在所述衬底上的鳍片结构，所述鳍片结构包括在所述衬底上的缓冲层以及在所述缓冲层上的鳍片，所述鳍片结构作为调节栅电极； 在所述鳍片的上表面、侧面以及所述缓冲层表面上的调节栅电介质层； 在所述鳍片侧面上的调节栅电介质层的表面以及所述缓冲层表面上的调节栅电介质层的部分表面上的半导体材料层；以及 在所述半导体材料层上的控制栅电极结构，所述控制栅电极结构包括在所述半导体材料层上的控制栅电介质层、以及位于所述控制栅电介质层外侧的控制栅电极； 其中，所述半导体材料层在衬底表面方向上与控制栅电极对应的部分为沟道区，以沟道区为界限的其余两部分半导体材料层分别为源区和漏区。16.根据权利要求15所述的装置，其特征在于，所述半导体材料层的厚度为l-10nm和/或所述控制栅电介质层的厚度为l_5nm。17.根据权利要求15所述的装置，其特征在于，所述鳍片的高度为10-200nm和/或所述鳍片的宽度为10-50nm。18.根据权利要求15所述的装置，其特征在于，所述缓冲层的材料包括SiGe； 所述半导体材料层的材料包括下列之一:InGaAs、InAs、InSb或Ge。19.根据权利要求15所述的装置，其特征在于，所述控制栅电介质层的材料包括高K电介质材料； 所述控制栅电极的材料包括金属。20.根据权利要求15所述的装置，其特征在于，所述鳍片的形状包括圆柱形、椭圆柱形、长方体。
【专利摘要】本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。其中，方法包括：提供衬底；在所述衬底上形成缓冲层；对所述缓冲层进行图案化，以形成鳍片结构，所述鳍片结构包括在所述衬底上的缓冲层以及在所述缓冲层上的鳍片，所述鳍片结构作为调节栅电极；在所述鳍片的上表面、侧面以及所述缓冲层的表面上形成牺牲层；在所述牺牲层的表面上形成半导体材料层；在所述半导体材料层上形成控制栅电极结构，所述控制栅电极结构包括在所述半导体材料层表面上的控制栅电介质层、以及在所述控制栅电介质层上的控制栅电极；以及去除所述牺牲层，并在所述鳍片结构与所述半导体材料层之间形成氧化层，所述氧化层作为调节栅电介质层。
【IPC分类】H01L29/78, H01L21/28, H01L21/336
【公开号】CN105448989
【申请号】CN201410421827
【发明人】肖德元
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年3月30日
【申请日】2014年8月26日
【公告号】US20160064557