半导体装置和测试半导体装置的多个元件的方法

专利名称：半导体装置和测试半导体装置的多个元件的方法
技术领域：
本发明涉及一种半导体装置和测试半导体装置的多个元件的方法，所述半导体装置包含设置在半导体基板上的测试元件组(test element group，TEG)，该测试元件组包括大量彼此连接的元件。
背景技术：
近年来，随着元件的精细化，元件特性的布局依赖性变得显著起来。另外，晶片内的元件特性的不均勻性增大。这样的布局依赖性和不均勻性已经成为电路制造时的课题。 例如，阈值电压的布局依赖性、电流-电压特性的布局依赖性等，以及MOSFET的晶片面内不均勻性已经对半导体装置的可靠性以及制造时的成品率产生了显著影响。作为提高半导体装置的可靠性和半导体装置制造时的成品率的一种方法，通常采用这样的电路设计其中，掌握并允许生产线上的元件特性的布局依赖性以及元件特性的不均勻性。另外，对半导体装置的生产线上的元件特性的布局依赖性以及特性的不均勻性进行监控并对它们的数值进行管理，从而实现半导体装置的成品率的稳定化。过去，作为测量元件特性的布局依赖性以及元件特性的不均勻性的一种方法，已知对设置在晶片上的多个TEG的每一组中所包含的单元元件的特性进行评价的方法。由于 TEG包含与半导体元件中使用的实际工作元件类似的元件，所以通过对TEG进行评价，能够对半导体装置中的实际工作元件的特性布局依赖性和特性不均勻性进行估算。然而，随着每次产品的升级换代，布局变得复杂且电路设计所必需的元件特性的数据量增加，并且需要评价的元件的数量也会增加。因此，在现有的评价方法中，安装有多个TEG，其中每个TEG均含有一个或几个能够被评价的单元，在半导体芯片中用于安装所需数量的TEG的面积变得非常大。因此，近年来，提出了这样一种方法，其中，如图12所示，以矩阵的形式布置有例如D(l，1)、D(l， 2)……D (1，η)、D (2，1)、D 0，2)……D (2, η)等大量元件，从而实现元件的高安装密度并且在较小TEG面积上获得大量元件的特性。在日本专利申请公开公报第2007-103946号(下文中称为专利文献1)中披露了上述方法。在专利文献1公开的方法中讨论了这样的情况所有包含在一行中的元件D(l， 1)、D(1，2)……D(l，n)在它们的漏极处共同连接至漏极线DL。因此，当测量例如元件D(1，
1)等一个元件时，从漏极线DL检测的是流经元件D(l，l)的电流与其它所有元件D(l，
2)……D(l，η)的关断泄漏电流(因为晶体管没有处于完全关断状态而在漏极与源极间流动的电流)的合成电流。因此，存在这样的问题如果根据关断泄漏电流与流经测量对象元件D(l，l)的电流的关系，关断泄漏电流已经高到不能将其忽略，那么就不能准确地对测量对象元件D(l，l)的元件特性进行测量。因此，采用在例如日本专利申请公开公报特开平第11-84420号(下文中称为专利文献幻中所披露的X-Y编址法作为代替专利文献1的方法的一种方法似乎是可行的。具体地，在所述的方法中，例如0(1，1)、0(1，2)……D(l，n)等包含在一行中的所有元件的漏极独立地连接至不同的漏极线DL，并且例如D(l，1)、D(2，1)等包含在一列中的所有元件的漏极连接至共同的漏极线DL。根据这样的方法，当测量例如元件D(l，l)等一个元件时，流经元件D (1，1)的电流与其它所有元件D (1，2)……D (1，n)、D 0，1)、D (2，2)……D (2, η)…… 的关断泄漏电流不会彼此混合。因此，能够对测量对象元件D (1，1)的元件特性进行精确测量。然而，如果采用这样的方法，那么漏极线DL和源极线SL的总数变得非常大，并且与漏极线DL和源极线SL相连接的焊盘电极(pad electrode)的数量也因此而变得非常大。 于是，就存在这样的问题随着将被安装在TEG中的元件数量的增加，TEG的面积变得非常大。

发明内容
因此，期望提供一种半导体装置和测试半导体装置的多个元件的方法，所述半导体装置包含设置在半导体基板上的测试元件组(test element group，TEG)，该测试元件组包括大量彼此连接的元件。在所述测试元件组中，在较小的面积内能够安装相对多数量的元件并且能够以高度的准确性对元件特性进行测量。为了解决上述问题并在最少使用信号线的前提下使元件测试变得容易，本申请公开了多个技术方案。本发明的一个实施例包括一种半导体装置，所述半导体装置包括分成多组的多个元件、多条第一信号线和多条第二信号线，各所述元件包括激活端子、输入端子和输出端子，其中各组中各所述元件的所述输入端子共同连接到所述多条第一信号线中的一条，不同组的所述输入端子与不同的所述第一信号线相连接，并且各组中各所述元件的所述输出端子独立地与所述多条第二信号线中不同的一条相连接。在本发明的另一实施例中，在不同组中的所述元件的所述输出端子共用同一条所
述第二信号线。在本发明的另一实施例中，一组中至少一个所述元件的所述输出端子独立地与另一组的所述第一信号线相连接。在本发明的另一实施例中，所述半导体装置包括选择电路，所述选择电路包括多个选择元件，各所述选择元件与对应元件的所述激活端子电连接。在本发明的另一实施例中，当通过所述选择电路选择所述元件时，各所述选择元件将选择信号发送至所述对应元件的所述激活端子。在本发明的另一实施例中，所述半导体装置包括从各组中选择一个所述元件的选择电路，各被选元件不共用所述第二信号线，其中各所述被选元件从所述第一信号线接收电流信号并且将所述电流信号输出至与所述被选元件相连接的所述第二信号线。在本发明的另一实施例中，通过所述第一信号线发送的所述电流信号不会从共用同一所述第一信号线的未被选择的所述元件的所述输出端子输出。 在本发明的另一实施例中，所述选择电路同时从各组中选择一个所述元件，被选
元件不共用同一所述第二信号线。 在本发明的另一实施例中，各所述元件为像素单元。本发明的一个实施例包括一种测试半导体装置的多个元件的方法，所述半导体装置的所述多个元件布置成多组，各所述元件包括激活端子、输入端子和输出端子，所述半导体装置还包括多条第一信号线和多条第二信号线，各组中的各所述元件的所述输入端子共同连接到所述多条第一信号线中的一条，不同组的所述输入端子与不同的所述第一信号线相连接，并且各组中各所述元件的所述输出端子独立地与所述多条第二信号线中不同的一条相连接，所述方法包括步骤通过向所述元件的所述激活端子发送第一信号，激活所述多个元件中的一个所述元件，通过所述第一信号线向被激活元件的所述输入端子发送第二信号，并且通过评价连接至所述被激活元件的所述第二信号线上的第三信号，测量所述被激活元件的特性。在本发明的另一实施例中，在连接到其它组中的至少一个所述元件的所述第二信号线上发送所述第三信号。在本发明的另一实施例中，在连接到其它组中的至少一个所述元件的所述第一信号线上发送所述第三信号。在本发明的另一实施例中，选择电路向各被激活元件发送所述第一信号。在本发明的另一实施例中，所述选择电路包括多个选择元件，各所述选择元件与对应所述元件的所述激活端子电连接。在本发明的另一实施例中，各所述被激活元件不共用同一所述第二信号线，并且所述第二信号是这样的电流信号所述电流信号通过所述第一信号发送至各所述被激活元件的所述输入端子，并且从所述被激活元件的所述输出端子输出至与所述被激活元件相连接的所述第二信号线。在本发明的另一实施例中，在所述第一信号线上发送的所述第二信号不从共用同一所述第一信号线的未被激活的所述元件的所述输出端子输出。在本发明的另一实施例中，所述方法包括步骤通过向各组中的各所述被选元件发送所述第一信号，同时激活各组中的一个所述元件，其中所述被激活元件不共用共同的所述第二信号线。在本发明的另一实施例中，各所述元件为像素单元。本发明的另一个实施例包括一种半导体装置，所述半导体装置包括多个元件、多条第一信号线和多条第二信号线，各所述元件包括激活端子、输入端子和输出端子，其中各所述元件的所述输入端子共同连接到所述多条第一信号线中的一条，并且各所述元件的所述输出端子各自与所述多条第二信号线中不同的一条相连接。本发明的又一个实施例包括一种测试半导体装置的多个元件的方法，各所述元件包括激活端子、输入端子和输出端子，所述半导体装置还包括第一信号线和多条第二信号线，各所述元件的所述输入端子共同连接到所述第一信号线，并且各所述元件的所述输出端子独立地与不同的所述第二信号线相连接，所述方法包括通过向所述元件的所述激活端子发送第一信号，激活所述多个元件中的一个所述元件，通过与被激活元件相连接的所述第一信号线向所述被激活元件的所述输入端子发送第二信号，并且通过评价连接至所述被激活元件的所述第二信号线上的第三信号，测量所述被激活元件的特性。基于对下文中的附图和详细的说明的审查，对于本领域技术人员，本发明的其它系统、方法、特征和优点将是显而易见的或将变得显而易见。旨在使所有这样的附加的系统、方法、特征和优点包括在本说明书内且在本发明的范围内，并且受到所附的权利要求的保护。


作为说明书的一部分而并入本说明书的附示了本发明的实施方式，并与说明书一起对本发明的优点和原理进行解释。在附图中图1是本发明的半导体装置的电路图。图2是本发明的评价单元的电路图。图3是本发明的测试元件组的电路图。图4是本发明的选择电路的电路图。图5示出了本发明的半导体装置和其它装置的比较。图6是测试元件组的变形例的电路图。
图7是测试元件组另一变形例的电路图。图8是本发明的半导体装置的电路图。图9是安装在本发明的测试元件组中的评价单元的电路图。图10是本发明的半导体装置的电路图。图11是本发明的选择电路的电路图。图12是现有半导体装置的电路图。图13是现有半导体装置的电路图。
具体实施例方式下面参照附图详细说明本发明的优选实施方案。第一实施方案「结构 1图1示出了本发明第一实施方案的半导体装置1的整体结构的示例。参照图1，半导体装置1包括设置在半导体基板(未图示)上的测试元件组10和选择电路20。测试元件组测试元件组10包括二维布置且彼此连接的用于进行安装评价的多个元件。例如， 如图1所示，测试元件组10包括Σ [k = 1，n-l]k个元件D(l，l)、D(l，2)……D(l，n_l)、
D(2，l)......D(2，n-2)......D(n_2，1)、D(n_2，2)、D(n_l，1)。η 为 3 以上的正数。同时，Σ [k
=1，n_l]k表示1+2+3+...+η-l。在下面的说明中，使用未示出的术语“元件D”作为测试元件组10中所包含的各个元件的总称。应当注意的是，元件D对应于本发明的“评价单元” 的具体例子。包含在测试元件组10内的Σ [k = 1, n_l]k个元件D分为η-l个组G1、G2…… &1-2、&1-1。在下面的说明中，使用组GN(N为1以上且η-l以下的正数)作为组的总称。组GN包含N个元件D。例如，组Gl包含一个元件D，而组G2包含两个元件D。另外，例如， 组Gn-2包含n-2个元件D，而组Gn-I包含n_l个元件D。简言之，在不同的组GN中，包含在各个组GN中的元件D的数量是不同的并且保持在从1到n-1的范围内。元件D是如图1中所示的具有三个端子的元件并且设置为包含如图2中所示的单一晶体管Tr。晶体管Tr例如是场效应晶体管、静电感应晶体管或者双极性晶体管。元件D 设置有一个选择端子S、一个输入端子IN和一个输出端子OUT。选择端子S与晶体管Tr的栅极相连接，输入端子IN与晶体管Tr的漏极或源极相连接，同时输出端子OUT与晶体管Tr 的漏极或源极中未连接至输入端子IN的那一个相连接。测试元件组10还包括未图示的多个漏极源极线DSL和多个栅极线GL。在下面的说明中，使用上述的漏极源极线DSL作为各个漏极源极线的总称。应当注意的是，栅极线GL 对应于本发明中的“选择线，，的具体例子，而漏极源极线DSL对应于本发明中的“第一信号线”、“第二信号线”、“第三信号线”或者“第四信号线”的具体例子。如图1中所示，测试元件组10包括η条漏极源极线DSL 1、DSL2、DSL3……DSLn_2、 DSLn-UDSLn以及Σ l· = l，n_l]k条栅极线GL。各条栅极线GL与一个元件D的选择端子电连接。各条漏极源极线DSL与元件D的输入端子IN或者输出端子OUT电连接。分配给各个组GN的漏极源极线DSL的数量为N+1。例如，组Gl分配有两条漏极源极线DSL，而组G2分配有3条漏极源极线DSL。另外，组&ι_2分配有n_l条漏极源极线 DSL，而组&1-1分配有η条漏极源极线DSL。简言之，在不同的组GN中，分配给各组的漏极源极线DSL的数量是不同的并且保持在2到η的范围内。包含在各组GN中的所有的输入端子IN共同地电连接到η条漏极源极线DSL中的那些不连接于包含在其它任何组GN中的输入端子IN的漏极源极线DSL。在本发明的一个实施例中，包含在组Gl中的一个输入端子IN电连接到漏极源极线DSLn，漏极源极线DSLn 不与包含在其它任何组GN中(即，在组G2至组&1-1的任一组中)的输入端子IN相连接。另外，包含在组G2中的两个输入端子IN共同电连接到漏极源极线DSLn-2，漏极源极线 DSLn-2不与包含在其它任何组GN中(即，在组Gl以及组G3至组Gn-I的任一组中)的输入端子IN相连接。另外，包含在组&1-2中的n-2个输入端子IN共同电连接到漏极源极线 DSL2，漏极源极线DSL2不与包含在其它任何组GN中(即，在组Gl至&ι_3以及组&ι_1的任一组中)的输入端子IN相连接。另外，包含在组&1-1中的n-1个输入端子IN共同电连接到漏极源极线DSLl，漏极源极线DSLl不与包含在其它任何组GN中(即，在组Gl至&ι_2 的任一组中)的输入端子IN相连接。包含在各组GN中的所有输出端子OUT彼此独立地(逐一地)与η条漏极源极线 DSL中的那些不与包含在组GN自身中的输入端子IN相连接的漏极源极线DSL电连接。在本发明的一个实施例中，包含在组Gl中的一个输出端子OUT与未连接至包含在组Gl自身中的输入端子IN的漏极源极线DSLn电连接。另外，包含在组G2中的两个输出端子OUT彼此独立地(逐一地)与未连接至包含在组G2自身中的两个输入端子IN的两条漏极源极线 DSLn-I和DSLn电连接。另外，包含在组Gn_2中的n_2个输出端子OUT彼此独立地(逐一地)与未连接至包含在组&1-2自身中的n-2个输入端子IN的n-2条漏极源极线DSL3至 DSLn电连接。另外，包含在组&1-1中的n-1个输出端子OUT彼此独立地(逐一地)与未连接至包含在组&1-1自身中的n-1个输入端子IN的n-1条漏极源极线DSL2至DSLn电连接。在包括从多个元件D中随意选择的多个元件D (第一评价单元)的组GXl (第一组) 中，所有元件D的输入端子IN共同电连接到多条漏极源极线DSL (第一信号线)中的一条漏极源极线DSL (第二信号线)。另外，在组GXl中，所有元件D的输出端子OUT独立于其它的元件D (第一评价单元)，与多条漏极源极线DSL (第一信号线)中漏极源极线DSL (第二信号线)以外的多条漏极源极线DSL(第三信号线)中的一条漏极源极线DSL电连接。同时，在包括多个元件D中不同于包含在组GXl中的元件D的一个或多个元件 D(第二评价单元)的组GX2(第二组)中，所有元件D的输入端子IN共同电连接到多条漏极源极线DSL(第三信号线)中的一条漏极源极线DSL(第四信号线)。另外，在组GX2中， 所有元件D的输出端子OUT独立于任何其它的元件D (第二评价单元)，与多个漏极源极线 DSL(第三信号线)中漏极源极线DSL(第四信号线)以外的一条漏极源极线DSL电连接。图3示出了测试元件组10的布局的示例，这里，在测试元件组10中布置有Σ [k =l，4]k个元件D、五条漏极源极线DSL和Σ l·= l，4]k条栅极线GL。在这种情况下，在测试元件组10中布置有四组GN，并且在组G4中分有四个元件D ；在组G3中分有三个元件 D ；在组G2中分有两个元件D ；在组Gl中分有一个元件D。另外，组G4的四个输入端子IN 的共用线是漏极源极线DSL1，组G3的三个输入端子IN的共用线是漏极源极线DSL2。另外，组G2的两个输入端子IN的共用线是漏极源极线DSL3，组Gl的一个输入端子IN的共用线是漏极源极线DSL4。另外，组G4的四个输出端子OUT彼此独立地(逐一地)与漏极源极线DSL2至DSL5相连接，组G3的三个输出端子OUT彼此独立地(逐一地)与漏极源极线 DSL3至DSL5相连接。另外，组G2的两个输出端子OUT彼此独立地(逐一地)与漏极源极线DSL4至DSL5相连接，组Gl的一个输出端子OUT与漏极源极线DSL5相连接。选择电路选择电路20选择测试元件组10中的多个元件D中的一个。如图1中所示，选择电路20包括解码器电路21和开关电路22。如图4中所示，开关电路22包括配给各个元件D的开关元件22A。开关元件22A 将输入到焊盘Psl的选择栅极电压(开电压)与输入到焊盘1^2的非选择栅极电压(关断电压)输出至元件D的选择端子S。如果输入的是选择信号，那么开关元件22A将选择栅极电压输出至元件D的选择端子S，但是如果从解码器电路21输入的是非选择信号，那么开关元件22A将非选择栅极电压输出至元件D的选择端子S。如图4中所示，解码器电路21包括配给各个开关元件22A的解码器元件21A。解码器元件21A基于被输入至焊盘Pdl或焊盘Pd2的栅极选择信号输出选择信号或者非选择信号作为控制信号。应当注意的是，虽然图4中示出了两个Pdl和Pd2，但仅限于在所有的开关元件22A都能够使用2bit进行选择的情况下(即，其中设置有四个开关元件22A)使用两个焊盘Pdl和Pd2。因此，如果不能使用2bit选择所有的开关元件22A，那么就需要能够对所有的开关元件22A进行选择的焊盘的数量。「操作 1现在参照图3说明本实施方案的半导体装置1的操作的示例。首先，从用于评价半导体装置1的评价装置(未图示)向解码器电路21输入栅极选择信号。接着，从与元件D(l，l)对应的开关元件22A将选择栅极电压(开电压)输出至元件D(l，l)的选择端子S。此时，用于评价的信号从评价装置(未图示)输入到焊盘Ptl 焊盘Pt5。更加具体地，向与元件D(l，l)的输入端子IN相连接的焊盘Ptl施加正偏电压， 其中元件D(l，l)已经输入有选择栅极电压。另外，向与元件D(l，l)的输出端子OUT相连接的焊盘Pt2施加比向焊盘Ptl施加的电压低的偏压，其中元件D(l，l)已经施加有上述选择栅极电压。在本发明的一个实施例中，向焊盘Pt2施加的电压为0伏特。另外，向未与元件D(l，l)的输入端子IN和输出端子OUT相连接的焊盘Pt3 Pt5施加0伏特的电压。应当注意的是，焊盘Pt3 Pt5可以处于电浮动状态。接下来，输入有选择栅极电压的元件D(l，1)处于激活状态，晶体管Tr导通，并且电流Il从焊盘Ptl通过元件D(l，l)流动至焊盘Pt2。此时，流经未激活的其它元件D(l，
2)、D (1，3)......D (1，n-1)、D (2，1)......D (2,n-2)......D (n_2，1)、D (n_2，2)禾口 D (n_l，1)的电
流不会加入在焊盘Pt2处检测的电流Il中。因此，评价装置能够基于在焊盘Pt2处检测到的电流Il精确地对测量对象元件D (1，1)的元件特性进行测量。类似地，如果选择的是元件D(2，1)且向与元件D(2，l)的输入端子IN相连接的焊盘Pt2施加正偏电压，同时向与元件D (2，1)的输出端子OUT相连接的焊盘Pt3施加比焊盘 Pt2处的电压低的正偏电压，那么元件D(2，1)处于激活状态，且电流12从焊盘Pt2经过元件D(2，l)流至焊盘Pt3。此时，流经未激活的其它元件D(l，l)、D(1，2)、D(1，3)……D(l， n-1)……D(2，n-2)……D (n_2，1)、D (n_2，2)和D(n_l，l)的电流不会加入焊盘Pt3处检测的电流12中。因此，评价装置能够基于在焊盘Pt3处检测到的电流12精确地对测量对象元件IK2，1)的元件特性进行测量。在本实施方案的半导体装置1中，在各组GN中，所有输入端子IN与共同的漏极源极线DSL相连接。由此能够将测试元件组10的漏极源极线DSL的数量减少至η，这远小于元件D的数量Σ [k= l,n-l]k0因此，也能够将与漏极源极线DSL相连接的焊盘Ptl Ptn的数量减少至n，因此，相比于X-Y地址法，能够大幅减小半导体装置1的面积。另外，在本实施方案中，在各组GN中，所有输出端子OUT独立于任何其它的输出端子OUT，与未连接至输入端子IN的那些漏极源极线DSL相连接。另外，一组GN共用的漏极源极线DSL与其它任一组GN共用的另一漏极源极线DSL彼此不同。因此，虽然漏极源极线 DSL是共用的，但是能够消除流经测量对象元件D的电流与流向不是测量对象的元件D的关断泄漏电流相互混合的可能性。根据本实施方案，能够在更小的面积内安装更多数量的元件D并且能够高度精确地测量元件特性。「实施例1现在，相比于比较例的半导体装置，说明当漏极源极线DSL的数量在2 50的范围内变化时，本实施例中半导体装置1的优越性。图5图示了当漏极源极线DSL在2 50范围内变化时，本实施例的半导体装置1 与比较例的半导体装置间的区别。这里，比较例的半导体装置具体构造为包含图13所示的 X-Y地址法的测试元件组200。参照图5，“最大DUT数量”表示能够安装在测试元件组中的元件数量的最大值。 “选择电路PAD数量”表示当在测试元件组中安装有等于最大DUT数量的元件数量并且设置有能够选择元件的选择电路时所需的PAD数量的最小值。“PAD总数量”表示连接至漏极源极线的焊盘的总数量与连接至选择电路的焊盘的总数量的总和。“最大DUT数量/PAD总数量”表示每个焊盘的元件数量。“最大DUT数量/PAD总数量”的数值高，代表着每个焊盘能够安装更多的元件。“DUT数量差”表示本实施例的半导体装置1中安装的元件的数量减去比较例的半导体装置中安装的元件的数量所获得的值。“PAD数量差”表示本实施例的半导体装置1中安装的焊盘的数量减去比较例的半导体装置中安装的焊盘的数量所获得的值。从图5的“DUT数量差”能够得知，当漏极源极线DSL的数量相同时，本实施例的半导体装置1能够比实施例的半导体装置安装更多数量的元件。另外，从图5“最大DUT数量 /PAD总数量”能够得知，对于每个焊盘，本实施例的半导体装置1能够比实施例的半导体装置安装更多数量的元件。「第一实施例的变形例1虽然在上述的实施例中随着与后缀N对应的组数的增大，分配给组GN的元件D的数量依次增加，但也可以不呈现出这样的变化。在本发明的一个实施例中，如图6中所示， 在组G3中可以缺少一个元件D或者在组G4中可以缺少一个元件D。另外，虽然在上述的实施方案中组GN的数量为n-1，其也可以小于n-1。在本发明的一个实施例中，如图7中所示，可以缺少例如G3等一组。第二实施方案图8示出了本发明的半导体装置2总体结构的一个实施例。参照图8，与上述的第一实施方案的半导体装置1相似，半导体装置2包括设置在半导体基板(未图示)上的测试元件组10和选择电路20。半导体装置2的结构与第一实施方案的半导体装置1结构的不同之处在于在测试元件组10中安装具有四个端子的元件作为元件D。因此，下面的说明主要给出了本实施方案的半导体装置2与第一实施方案的半导体装置1的不同之处，同时适当地省略对与第一实施方案半导体装置1的共同特征的重复说明以避免冗长。如上所述，在本实施方案中，在测试元件组10中安装四个端子的元件作为元件D。 如上所述的这样的元件D可以是如图9中所示的互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor, CMOS)图像传感器的单位像素单元。在此情况下，元件D有两个选择端子S和S2、一个输入端子IN和一个输出端子OUT。如图9中所示，图像传感器的每个单位像素单元包括三个晶体管Trl至Tr3以及一个光电二极管PD。晶体管Trl在它的栅极处与选择端子S相连接，并且晶体管Trl的漏极或源极以及与晶体管Tr3串联连接的晶体管Tr2的漏极或源极与输入端子IN相连接。另外，晶体管Tr3在它的栅极处与第二选择端子S2相连接并且在它的漏极或源极处与输出端子OUT相连接。在本实施方案中，开关电路22包括用于一个元件D的两条栅极线GL和GL2。栅极线GL与选择端子S相连接，同时栅极线GL2与选择端子S2相连接。每个开关电路22分配有解码器电路21。「操作 1现在说明本实施方案的半导体装置2的操作的示例。首先，从用于评价半导体装置2的评价装置(未图示)向解码器电路21输入栅极选择信号。接着，从与元件D(l，l)对应的开关元件22A彼此独立地向元件D(l，l)的选择端子S输出两个选择栅极电压(开电压)。在此时，用于评价的信号从评价装置(未图示)输入至焊盘Ptl Pt5。具体地，向与元件D (1，1)的输入端子IN相连接的焊盘Ptl施加正偏电压，其中元件D(l，l)已经输入有选择栅极电压。另外，向与元件D(l，l)的输出端子 OUT相连接的焊盘Pt2施加比焊盘Ptl处的电压低的偏压，其中元件D (1，1)已经施加有选择栅极电压。在本发明的一个实施例中，向焊盘Pt2施加的电压为0伏特。另外，向未与元件D(l，1)的输入端子IN和输出端子OUT中的任一个相连接的焊盘Pt3 Pt5施加0伏特的电压。应当注意的是，焊盘Pt3 Pt5可以处于电浮动状态。接下来，输入有选择栅极电压的元件D(l，1)处于激活状态，晶体管Tr2和Tr3导通。于是，电流Il从焊盘Ptl通过元件D(l，l)流动至焊盘Pt2。在此时，流经未激活的其
它元件 D(l，2)、D(l，3)......D(l，n-1)、D(2，l)......D(2，n_2)......D(n_2，1)、D(n_2，2)和
D(n-l,l)的电流不会加入在焊盘Pt2处检测的电流Il中。因此，评价装置能够基于在焊盘 Pt2处检测到的电流Il精确地对测量对象元件D(l，1)的元件特性进行测量。「效果 1顺便提及地，在本实施的半导体装置2中，在各组GN中，所有输入端子IN与共同的漏极源极线DSL相连接。由此能够将测试元件组10的漏极源极线DSL的数量减少至n， 这远小于元件D的数量Σ [k= l,n-l]k0因此，也能够将与漏极源极线DSL相连接的焊盘 Ptl Ptn的数量减少至n，因此，相比于X-Y地址法，能够大幅减小半导体装置2的面积。另外，在本实施方案中，在各组GN中，所有输出端子OUT独立于任何其它的输出端子OUT，与未连接至输入端子IN的那些漏极源极线DSL相连接。另外，一组GN共用的漏极源极线DSL与其它任一组GN共用的另一漏极源极线DSL彼此不同。因此，虽然漏极源极线 DSL是共用的，但是能够消除流经测量对象元件D的电流与流向不是测量对象的元件D的关断泄漏电流可能相互混合的可能性。如上所述，本实施方案能够在更小的面积内安装更多数量的元件D并且能够高度精确地测量元件特性。变形例在上述的第一实施例和第二实施例中，可以给漏极源极线DSL设置选择电路。如图10中所示，给漏极源极线DSL设置有选择电路30。选择电路30包括解码器电路31和开关电路32ο开关电路具有如图11中所示的电路结构，其中，16个开关元件SWl SW16以开尔文(Kelvin)检测连接的方式相连接。开尔文检测连接是用于进行元件D的电流-电压测量的连接方法，这种方法不会受到16个开关元件SWl SW16的寄生阻抗的电压降的影响， 并且设置为使得每条漏极源极线DSL分叉为检测线和驱动线。应当注意的是，在图11中， 开关元件SWl SW4以及开关元件SW9 SW12对应于检测线，而开关元件SW5 SW8以及开关元件SW13 SW16对应于驱动线。如图11中所示，解码器电路31包括用于控制开关电路32中的开关元件SWl SW8 的解码器电路31A和用于控制开关电路32中的开关元件SW9 SW16的解码器电路31B。 应当注意的是，也可以将解码器电路31设置成控制开关电路32中的开关元件SWl SW16 的一个解码器电路。在本变形例中，开关元件SWl和SW5导通而开关元件SW2 SW4以及SW6 SW8 断开。另外，开关元件SW9和SW13导通而开关元件SWlO SW12以及SW14 SW16断开。因此，与开关元件SW5相连接的焊盘Pbl连接至漏极源极线DSLl，而与开关元件SWl相连接的焊盘Pb3连接至漏极源极线DSLl。另外，与开关元件SW13相连接的焊盘PId2连接至漏极源极线DSL2，而与开关元件SW9相连接的焊盘Pb4连接至漏极源极线DSL2。在此时，向焊盘I^bl施加正偏电压，并且向焊盘P132施加低于施加至焊盘Pbl的电压的偏压，该偏压例如为0伏特。在此时，如果选择的是元件D(l，l)，那么电流从焊盘Pbl经过元件D(l，l)流至焊盘此2。在此时，在连接开关元件SWl的焊盘Pb3与连接开关元件SW9的焊盘Pb4之间连接有电压计，并且阻抗无穷大，因此，没有电流流过开关元件SWl和开关元件SW9，并且开关元件SWl和开关元件SW9不会造成压降。因此，在此情况下，也能够高度精确地进行测量。应当注意的是，当测量焊盘Pbl与焊盘PId2之间的电位差来评价元件特性时，如果开关元件SW5 SW8以及开关元件SW13 SW16造成的压降是可以被忽略的，那么可以省略掉开关元件SWl SW4以及开关元件SW9 SW12。本领域的技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合及改变。
权利要求
1.一种半导体装置，所述半导体装置包括分成多组的多个元件、多条第一信号线和多条第二信号线，各所述元件包括激活端子、输入端子和输出端子；其中，各组中各所述元件的所述输入端子共同连接到所述多条第一信号线中的一条，不同组的所述输入端子与不同的所述第一信号线相连接，并且各组中各所述元件的所述输出端子独立地与所述多条第二信号线中不同的一条相连接。
2.根据权利要求1所述的半导体装置，其中，在不同组中的所述元件的所述输出端子共用同一条所述第二信号线。
3.根据权利要求1所述的半导体装置，其中，一组中至少一个所述元件的所述输出端子独立地与另一组的所述第一信号线相连接。
4.根据权利要求1所述的半导体装置，所述半导体装置包括选择电路，所述选择电路包括多个选择元件，各所述选择元件与对应元件的所述激活端子电连接。
5.根据权利要求4所述的半导体装置，其中，当通过所述选择电路选择所述元件时，各所述选择元件将选择信号发送至所述对应元件的所述激活端子。
6.根据权利要求1所述的半导体装置，所述半导体装置包括从各组中选择一个所述元件的选择电路，各被选元件不共用所述第二信号线，其中，各所述被选元件从所述第一信号线接收电流信号并且将所述电流信号输出至与所述被选元件相连接的所述第二信号线。
7.根据权利要求6所述的半导体装置，其中，通过所述第一信号线发送的所述电流信号不会从共用同一所述第一信号线的未被选择的所述元件的所述输出端子输出。
8.根据权利要求6所述的半导体装置，其中，所述选择电路同时从各组中选择一个所述元件，被选出的元件不共用同一所述第二信号线。
9.根据权利要求1所述的半导体装置，其中，各所述元件为像素单元。
10.一种测试半导体装置的多个元件的方法，所述半导体装置的所述多个元件布置成多组，各所述元件包括激活端子、输入端子和输出端子，所述半导体装置还包括多条第一信号线和多条第二信号线，各组中的各所述元件的所述输入端子共同连接到所述多条第一信号线中的一条，不同组的所述输入端子与不同的所述第一信号线相连接，并且各组中各所述元件的所述输出端子独立地与所述多条第二信号线中不同的一条相连接，所述方法包括通过向所述元件的所述激活端子发送第一信号，激活所述多个元件中的一个所述元件；通过所述第一信号线向被激活元件的所述输入端子发送第二信号；并且通过评价连接至所述被激活元件的所述第二信号线上的第三信号，测量所述被激活元件的特性。
11.根据权利要求10所述的方法，其中，在连接到其它组中的至少一个所述元件的所述第二信号线上发送所述第三信号。
12.根据权利要求10所述的方法，其中，在连接到其它组中的至少一个所述元件的所述第一信号线上发送所述第三信号。
13.根据权利要求10所述的方法，其中，选择电路向各被激活元件发送所述第一信号。
14.根据权利要求13所述的方法，其中，所述选择电路包括多个选择元件，各所述选择元件与对应元件的所述激活端子电连接。
15.根据权利要求10所述的方法，其中，各所述被激活元件不共用同一所述第二信号线，并且所述第二信号是这样的电流信号所述电流信号通过所述第一信号发送至各所述被激活元件的所述输入端子，并且从所述被激活元件的所述输出端子输出至与所述被激活元件相连接的所述第二信号线。
16.根据权利要求10所述的方法，其中，在所述第一信号线上发送的所述第二信号不从共用同一所述第一信号线的未被激活的所述元件的所述输出端子输出。
17.根据权利要求10所述的方法，所述方法包括步骤通过向各组中的各被选元件发送所述第一信号，同时激活各组中的一个所述元件，其中，所述被激活元件不共用共同的所述第二信号线。
18.根据权利要求10所述的方法，其中，各所述元件为像素单元。
19.一种半导体装置，所述半导体装置包括多个元件、多条第一信号线和多条第二信号线，各所述元件包括激活端子、输入端子和输出端子；其中，各所述元件的所述输入端子共同连接到所述多条第一信号线中的一条，并且各所述元件的所述输出端子各自与所述多条第二信号线中不同的一条相连接。
20.一种测试半导体装置的多个元件的方法，各所述元件包括激活端子、输入端子和输出端子，所述半导体装置还包括第一信号线和多条第二信号线，各所述元件的所述输入端子共同连接到所述第一信号线，并且各所述元件的所述输出端子独立地与不同的所述第二信号线相连接，所述方法包括如下步骤通过向所述元件的所述激活端子发送第一信号，激活所述多个元件中的一个所述元件；通过与被激活元件相连接的所述第一信号线向所述被激活元件的所述输入端子发送第二信号；并且通过评价连接至所述被激活元件的所述第二信号线上的第三信号，测量所述被激活元件的特性。
全文摘要
本发明涉及一种半导体装置以及该测试半导体装置的多个元件的方法。所述半导体装置包括分成多组的多个元件、多条第一信号线和多条第二信号线，各所述元件包括激活端子、输入端子和输出端子，其中各组中各所述元件的所述输入端子共同连接到所述多条第一信号线中的一条，不同组的所述输入端子与不同的所述第一信号线相连接，并且各组中各所述元件的所述输出端子各自与所述多条第二信号线中不同的一条相连接。根据本发明，能够在较小的面积内安装相对多数量的元件并且能够以高度的精确性测量元件特性。
文档编号G01R31/00GK102237340SQ20111008097
公开日2011年11月9日 申请日期2011年3月25日 优先权日2010年4月2日
发明者场色正昭 申请人:索尼公司