一种适用于静态随机存储器的写复制电路的制作方法
【专利摘要】本实用新型提供一种适用于静态随机存储器的写复制电路，由复制字线负载、复制位线负载、复制位线选择器与复制写驱动器、写复制单元、状态机、行译码器、存储阵列、控制电路与预译码器，位线选择器与灵敏放大器及输入/输出电路组成。复制字线负载模拟正常写操作时字线上的负载，复制位线负载模拟正常写操作时的位线上的负载，复制位线选择器与复制写驱动器模拟正常写操作时的位线选择器与写驱动器，写复制单元模拟正常写操作时被改写的存储单元，状态机为正常写操作提供开始与结束之间的状态转换。该电路通过模拟正常写“0”操作，为静态随机存储器在不同工艺电压温度下的写操作提供精确的自定时。与现有技术相比写操作时的字线脉冲宽度下降20%。
【专利说明】—种适用于静态随机存储器的写复制电路
【【技术领域】】
[0001]本实用新型涉及静态随机存储器设计领域，特别涉及一种适用于静态随机存储器的与复制电路。
【【背景技术】】
[0002]静态随机存储器作为集成电路中的重要的存储元件，由于其高性能，高可靠性，低功耗等优点被广泛的应用于高性能计算器系统(CPU)，片上系统(S0C)，手持设备等计算领域。
[0003]随着工艺技术的不断演进，半导体器件尺寸的不断缩小，本地和全局的工艺偏差，对集成电路的性能，可靠性造成的影响越来越大。为了克服这种影响，一些对工艺电压温度(PVT)不敏感的片上自适应技术近年来得到了广泛的研究与应用。通过在片上增加复制电路，来跟踪PVT环境变化对整个芯片性能，可靠性的影响，并反馈给控制系统，调整电路中某些关键参数，使芯片工作在当前PVT环境下所能达到的性能和可靠性最佳的状态。
[0004]读复制电路就是这样一种应用于静态随机存储器中，用来跟踪不同PVT环境下，静态随机存储器读操作时的字线脉冲宽度，以提供足够的位线放电时间，确保位线上的电压差，可以被灵敏放大器可靠，快速的放大的一种技术。对于静态随机存储器，读访问通常比写访问需要更多的时间。因此，在传统的静态随机存储器设计中，读复制电路也被用来产生写操作所需要的字线脉冲宽度。对于那些读访问时间更为关键的应用，这样的设计是合理的。然而对于那些写访问时间同样关键或者更为关键的应用，这样的设计显然意味着过度设计(over-design),不 能达到整个系统的性能最佳。
[0005]因此，设计能够精确跟踪不同PVT环境下静态随机存储器可靠快速完成写访问所需要的字线脉冲宽度的写复制电路，是非常有意义的。
【实用新型内容】
[0006]本实用新型的目的在于提出一种适用于静态随机存储器的写复制电路，该电路通过模拟正常写操作时对存储单元的写“O”操作，为静态随机存储器在不同工艺电压温度下的写操作提供精确的自定时。
[0007]为了实现上述目的，本实用新型采用如下技术方案:
[0008]一种适用于静态随机存储器的写复制电路，包括复制字线负载、复制位线负载、复制位线选择器与复制写驱动器、写复制单元、状态机、行译码器、存储阵列、控制电路与预译码器，位线选择器与灵敏放大器及输入输出电路；
[0009]复制字线负载通过复制字线连接状态机、写复制单元和复制位线选择器与复制写驱动器；
[0010]复制位线负载通过复制位线连接写复制单元，和复制位线选择器与复制写驱动器；
[0011]写复制单元通过写完成标志信号线连接状态机；[0012]状态机通过字线使能连接行译码器，状态机还通过本地时钟连接控制电路与预译码器；
[0013]行译码器通过多条字线连接存储阵列和复制位线负载；
[0014]存储阵列还通过多条位线连接复制字线负载、位线选择器与灵敏放大器及输入输出电路。
[0015]本实用新型进一步的改进在于:所述复制位线选择器与复制写驱动器，模拟正常写操作时的位线选择器与写驱动器。
[0016]本实用新型进一步的改进在于:所述写复制单元，模拟正常写操作时被改写的存储单元。
[0017]本实用新型进一步的改进在于:所述状态机，为正常写操作开始与结束之间提供状态转换。
[0018]本实用新型进一步的改进在于:在写操作开始时，复制位线被复制位线选择器与复制写驱动器预冲至预充电电平VDD ;根据输入的地址，写使能和时钟，由控制电路与预译码器产生本地时钟；在本地时钟的上升沿，状态机置位，复制字线及字线使能有效；复制字线沿复制字线负载，连接到写复制单元和复制位线选择器与复制写驱动器；复制位线选择器与复制写驱动器将复制位线放电至低电平；复制位线将预先存储在写复制单元中的“I”值改写为“O”;写完成标志信号有效，反馈给状态机，将状态机复位，复制字线与字线使能信号无效；字线使能信号的脉冲宽度等于复制字线的脉冲宽度，行译码器根据字线使能信号对电平字线信号进行截取，产生正常写操作时所需要的脉冲字线信号；其中复制复制位线负载用来模拟正常阵列中连接到位线上的负载，复制字线负载用来模拟正常阵列中连接到字线上的负载；当复制字线无效时，写复制单元中的值将被复位为“1”，同时复制位线也将被预冲至预冲电电平VDD。
[0019]本实用新型进一步的改进在于:写复制单元由NMOS传输门，复位PMOS晶体管及反相器组成；复位PMOS晶体管的栅端连接VSS ;NM0S传输门的栅极连接复制字线，源极连接复制位线，漏极连接存储节点；复位PMOS晶体管的源极接VDD，栅极连接VSS，漏极接存储节点和反相器的输入端，反相器的输出端连接写完成标志信号线。
[0020]本实用新型进一步的改进在于:复制位线选择器与复制写驱动器包括复制预充电PMOS管、复制位线选择器NMOS管和复制写驱动器NMOS管；复制写驱动器NMOS管的栅端接VDD,源端接VSS，漏极接复制写位线；复制字线连接复制位线选择器NMOS管的栅极，复制预充电PMOS管的源极连接VDD，复制预充电PMOS管的栅极连接复制位线和复制位线选择器NMOS管的漏极，复制位线选择器NMOS管的源极连接复制字线。
[0021]本实用新型进一步的改进在于:状态机由反相器、第一或非门、第二或非门与门和缓冲器组成；本地时钟连接反相器的输入端，反相器的输入端连接第一或非门的一个输入端，第一或非门的输出端连接到第二或非门的一个输入端，第二或非门的另一个输入端连接写完成标志信号线，第二或非门的输出端连接或非门的一个输入端和与门的一个输入端，与门的另一个输入端连接本地时钟；与门的输出端连接缓冲器的输入端和复制字线，缓冲器的输出端连接字线使能信号。
[0022]相对于现有技术，本实用新型具有以下优点:该电路通过模拟正常写操作时对存储单元的写“O”操作，为静态随机存储器在不同工艺电压温度下的写操作提供精确的自定时。与传统的使用读复制电路作为自定时控制的设计相比，本设计写操作时的字线脉冲宽度下降20%。
【【专利附图】
【附图说明】】
[0023]图1为静态随机存储器的一个典型数据通路示意图。
[0024]图2为根据本实用新型实施的一个静态随机存储器示意图。
[0025]图3为写复制单元电路设计原理图。
[0026]图4为复制位线选择器与复制写驱动器电路设计原理图。
[0027]图5为状态机电路设计原理图。
【【具体实施方式】】
[0028]下面结合附图对本实用新型的实施方式做进一步描述。
[0029]请参阅图1所示，图1为静态随机存储器的一个典型数据通路实例。该典型数据通路包括预充电电路，存储单元，位线选择器，灵敏放大器和写驱动器。
[0030]预充电电路由PMOS晶体管12，13，15构成。存储单元由一对交叉耦合的反相器16、17以及与存储节点22，23分别相连的NMOS传输管19，20构成。位线选择器由一对NMOS晶体管24，27和一对PM OS晶体管25，26构成。灵敏放大器如图1中灵敏放大器36。写驱动器由反相器38和一对三态反相器35，37构成。
[0031]在静态存储器的保持模式时，存储单元的字线14无效(高电平有效)，位线18与位线反21保持在预冲电电平VDD。由于此时NMOS传输管19，20关闭，首尾相连的反相器16，17形成正反馈，存储在存储节点22，23的数据保持稳定。
[0032]在静态随机存储器的读操作时，位线18和位线反21被预先冲电到预充电电平VDD，预充电信号11无效(低电平有效)。字线14打开，位线18和位线反21根据存储节点22，23的值放电。存储单元中存储“O”的一端会对相应的位线放电，使该侧的位线电平低于预充电电平VDD，于是在两条位线18，21之间建立起了电压差。读位线选择信号28有效，位线选择器中PMOS晶体管25，26打开，将位线18和位线反21上的电压分别传递给灵敏放大器36的输入，读位线30与读位线反33。当读位线30与读位线反33上的电压差达到灵敏放大器36的可检测敏感电压差AV时，灵敏放大器使能信号39有效(高电平有效)，灵敏放大器工作，将读位线30与读线反33的小信号电压差放大到全摆幅信号，输出到输出数据端41。
[0033]在静态随机存储器的写操作时，位线18和位线反21被预先冲电到预充电电平VDD,预充电信号11无效。写使能34有效(高电平有效)，输入数据40通过反向器38与三态反相器35，37将数据和数据的反分别传输到写位线31与写位线反32上。写位线选择信号29有效，位线选择器中NMOS晶体管24，27打开，将写位线31与写位线反32分别与位线18与21相连。写位线31与写位线反32中为低电平的一端将与之相连的位线由预充电电平VDD放电至低电平。字线14有效，NMOS传输管19，20打开，将存储节点22，23分别与位线18，位线反21相连。如果存储节点22，23的电平分别与位线18和位线反21的电平相同，则存储节点22，23的电平不改变。反之，位线18和位线反21将改写存储节点22，23的电平。[0034]请参阅图2所示，图2为根据本实用新型实施的一个静态随机存储器实例。该静态随机存储器包括复制字线负载105、复制位线负载103、复制位线选择器与复制写驱动器108、写复制单元106、状态机109、行译码器101、存储阵列102、控制电路与预译码器104，位线选择器与灵敏放大器及输入/输出电路107组成。
[0035]在写操作开始时，复制位线132被复制位线选择器与复制写驱动器108预冲至预充电电平VDD。根据输入的地址，写使能和时钟110，由控制电路与预译码器104产生本地时钟144。在本地时钟144的上升沿，状态机109置位，复制字线134及字线使能158有效(高电平有效)。复制字线134沿复制字线负载105，连接到写复制单元106和复制位线选择器与复制写驱动器108。复制位线选择器与复制写驱动器108将复制位线132放电至低电平。复制位线132将预先存储在写复制单元106中的“I”值改写为“O”。写完成标志信号136有效(高电平有效)，反馈给状态机109，将状态机109复位，复制字线134与字线使能信号158无效。字线使能信号158的脉冲宽度即复制字线134的脉冲宽度，即是由写复制单元106根据当前电路的工艺电压温度所产生的正常写操作时字线122能够可靠，快速完成对存储单元写访问所需要的脉冲宽度。行译码器101根据字线使能信号158对电平字线信号进行截取，产生正常写操作时所需要的脉冲字线信号122。其中复制复制位线负载103用来模拟正常阵列中连接到位线上的负载，复制字线负载105用来模拟正常阵列中连接到字线上的负载。当复制字线134无效时，写复制单元106中的值将被复位为“1”，同时复制位线132也将被预冲至预冲电电平VDD。
[0036]请参阅图3所示，图3为写复制单元106的电路设计原理图。该写复制单元106由NMOS传输门131，复位PMOS晶体管135及反相器137组成。由于复位PMOS晶体管135的栅端接在VSS上，PMOS管135始终导通。NMOS传输门131的栅极连接复制字线134，源极连接复制位线132，漏极连接存储节点133 ;复位PMOS晶体管135的源极接VDD，栅极连接VSS，漏极接存储节点133和反相器137的输入端，反相器137的输出端连接写完成标志信号线136。
[0037]在保持模式时，复制字线134无效(高电平有效)，NMOS传输管131关断。由于复位PMOS管135的源端接在VDD上，稳定的“I”值存储在存储节点133上。写完成标志信号136为存存储节点133的反相，此时无效。
[0038]在写操作时，复制字线134有效(高电平有效)，NMOS传输管131打开。复制位线132被图2中所示复制位线选择器与复制写驱动器108放电至低电平。NMOS传输管131将复制位线132上的“O”值写入存储节点133中，写完成标志信号136有效。
[0039]由于复位PMOS管135始终是打开的，在写“O”的操作时会发生竞争。解决方法是将复位PMOS管135的尺寸取与正常存储单元中反相器(如图1中反相器16，17)的上拉PMOS管的尺寸相同，NMOS传输管131的尺寸大于正常存储单元中传输管(如图1中NMOS传输管19，20)的尺寸，以确保正确的写“O”操作；反相器137的中下拉NMOS的尺寸大于正常存储单元中反相器(如图1中反相器16，17)中下拉NMOS管的尺寸，以满足反相器137的负载要求。
[0040]请参阅图4，图4为复制位线选择器与复制写驱动器108的电路设计原理图。该电路包括复制预充电PMOS管141(模拟图1中预冲电电路中PMOS管12，13)，复制位线选择器NMOS管142 (模拟图1中写位线选择器中NMOS管24，27)和复制写驱动器NMOS管144 (模拟图1中写驱动器中反相器35，37)。复制写驱动器NMOS管144的栅端接VDD，源端接VSS，漏极接复制写位线143，因此复制写驱动器NMOS管144始终打开，且复制写位线143始终为低电平。复制字线134连接NMOS管142的栅极，PMOS管141的源极连接VDD，PMOS管141的栅极连接复制位线132和NMOS管142的漏极，NMOS管142的源极连接复制字线134。
[0041]在保持模式时，复制字线134无效(高电平有效)，复制位线选择器NMOS管142关闭，预充电PMOS管141打开。复制位线132被预冲至预充电电平VDD。
[0042]在写操作时，复制字线134有效(高电平有效)，预充电PMOS管141关闭，复制位线选择器NMOS管142打开，写复制位线143将复制位线132放电至低电平。
[0043]请参阅图5，图5为状态机109电路设计原理图。该状态机由反相器151，或非门152、153，与门156，缓冲器157组成。其中本地时钟144连接反相器151的输入端，反相器151的输入端连接或非门152的一个输入端，或非门152的输出154连接到或非门153的一个输入端，或非门153的另一个输入端连接写完成标志信号136,或非门153的输出155连接到了或非门154的一个输入端和与门156的一个输入端，与门156的另一个输入端连接本地时钟144，如此连接的两个或非门构成了一个简单RS-触发器。与门156的输出端连接缓冲器157的输入端和复制字线134，缓冲器157的输出端连接字线使能信号158。
[0044]在保持模式时，本地时钟144为低电平，写完成标志信号136为低电平。RS-触发器的输出155为高电平，RS-触发器处于置位状态。由于本地时钟144为低电平，RS-触发器的输出155与本地时钟经过与门156相与后，复制字线134为低电平，字线使能信号158为低电平。
[0045]在写操作时，本地时钟144为高电平，RS-触发器处于置位状态。由于本地时钟144为高电平，RS-触发器的输出155与本地时钟经过与门156相与后，复制字线134为高电平，字线使能信号158为高电平。复制字线134有效使得如图2中复制写单元106发生复制写“O”操作。当复制写“O”操作结束时，写完成标志信号136变为高电平。RS-触发器输出155变为低电平，RS-触发器进入复位状态。RS-触发器的输出155与本地时钟经过与门156相与后，复制字线134变为低电平，字线使能信号158变为低电平。
【权利要求】
1.一种适用于静态随机存储器的写复制电路，其特征在于，包括复制字线负载、复制位线负载、复制位线选择器与复制写驱动器、写复制单元、状态机、行译码器、存储阵列、控制电路与预译码器，位线选择器与灵敏放大器及输入输出电路； 复制字线负载通过复制字线(DWL)连接状态机、写复制单元和复制位线选择器与复制写驱动器； 复制位线负载通过复制位线(DBL)连接写复制单元，和复制位线选择器与复制写驱动器； 写复制单元通过写完成标志信号线(WR_DONE)连接状态机； 状态机通过字线使能(WL_EN)连接行译码器，状态机还通过本地时钟(LCLK)连接控制电路与预译码器； 行译码器通过多条字线(WL)连接存储阵列和复制位线负载； 存储阵列还通过多条位线(BL)连接复制字线负载、位线选择器与灵敏放大器及输入输出电路。
2.如权利要求1所述的适用于静态随机存储器的写复制电路，其特征在于，所述复制位线选择器与复制写驱动器，模拟正常写操作时的位线选择器与写驱动器。
3.如权利要求1所述的适用于静态随机存储器的写复制电路，其特征在于，所述写复制单元，模拟正常写操作时被改写的存储单元。
4.如权利要求1所述的适用于静态随机存储器的写复制电路，其特征在于，所述状态机，为正常写操作开始与结束之间提供状态转换。
5.如权利要求1所述的适用于静态随机存储器的写复制电路，其特征在于，写复制单元由NMOS传输门(131)，复位PMOS晶体管(135)及反相器(137)组成；复位PMOS晶体管(135)的栅端连接VSS ;NM0S传输门(131)的栅极连接复制字线，源极连接复制位线，漏极连接存储节点；复位PMOS晶体管(135)的源极接VDD，栅极连接VSS，漏极接存储节点(133)和反相器(137)的输入端，反相器(137)的输出端连接写完成标志信号线。
6.如权利要求1所述的适用于静态随机存储器的写复制电路，其特征在于，复制位线选择器与复制写驱动器包括复制预充电PMOS管(141)、复制位线选择器NMOS管(142)和复制写驱动器NMOS管(144);复制写驱动器NMOS管(144)的栅端接VDD，源端接VSS，漏极接复制写位线；复制字线连接复制位线选择器NMOS管(142)的栅极，复制预充电PMOS管(141)的源极连接VDD，复制预充电PMOS管(141)的栅极连接复制位线和复制位线选择器NMOS管(142)的漏极，复制位线选择器NMOS管(142)的源极连接复制字线。
7.如权利要求1所述的适用于静态随机存储器的写复制电路，其特征在于，状态机由反相器(151 )、第一或非门(152)、第二或非门(153)与门(156)和缓冲器(157)组成；本地时钟连接反相器(151)的输入端，反相器(151)的输入端连接第一或非门(152)的一个输入端，第一或非门(152)的输出端连接到第二或非门(153)的一个输入端,第二或非门(153)的另一个输入端连接写完成标志信号线，第二或非门(153)的输出端连接或非门(154)的一个输入端和与门(156)的一个输入端，与门(156)的另一个输入端连接本地时钟；与门(156)的输出端连接缓冲器(157)的输入端和复制字线，缓冲器(157)的输出端连接字线使能信号。
【文档编号】G11C11/419GK203799670SQ201420152049
【公开日】2014年8月27日 申请日期:2014年3月31日 优先权日:2014年3月31日
【发明者】熊保玉, 拜福君 申请人:西安华芯半导体有限公司