0输出多个删除状态ST⑴、⑵…。第一个删除状态ST(I)表示删除工作通过或失败。第二个以后的删除状态ST (2)、(3)…分别包括:表示对于连接于一根字线WLl、WL2...的存储器晶体管MTrl、MTr2…的第一写入工作是否完成的信息(中断信息)；和表示各个第一写入工作通过或失败的信息。在本实施方式中，字线WLl?8是8根，所以9个删除状态ST⑴?(9)被输出到控制器300并被存储。因此，通过这些删除状态ST (I)?(9)，控制器300能够特定第一写入工作的中断状态，并且能够特定有缺陷的存储器晶体管MTr。
[0098]接下来，参照图14关于删除状态ST(I)、⑵的一例进行说明。删除状态ST(I)例如由I位的数据表示，删除状态ST(2)例如由2位的数据表示。图14是表示删除状态ST(I)、(2)的构成与1/00?7的对应关系的图。
[0099]删除状态ST (I)的第一位的数据(与1/00对应)，为表示删除工作通过或失败的数据。删除状态ST (2)的第一位的数据(与1/00对应)，为表示对存储器晶体管MTrl是否完成了第一写入工作的数据。而且，删除状态ST(2)的第二位的数据(与1/01对应)，为表示对于存储器晶体管MTrl的第一写入工作通过或失败的数据。另外，删除状态ST(3)?
(9)，与删除状态ST (2)仅作为对象的存储器晶体管MTr不同，所以省略其具体的说明。
[0100]接下来，参照图15，说明在第一写入工作的途中中断而执行读出工作等的一例。在图15所示的一例中，在对于连接于字线WLl?4的存储器晶体管MTrl?4的第一写入工作完成后，执行读出工作。如图15所示，在读出工作(Read)后，控制电路205从控制器300接受使第一写入工作再次开始的再次开始指令CMDs、地址Adds，从通过地址Adds所指定的存储器晶体管MTr5开始再次开始第一写入工作。这里，控制器300，如上所述通过多个删除状态ST(I)?(9)，存储是否对每个存储器晶体管MTrl?8完成了第一写入工作(中断信息)。由此，控制器300能够在第一写入工作再次开始时生成地址Adds。
[0101]如上那样，在第二实施方式中，第一写入工作的中断信息通过多个删除状态ST(I)?(9)而被保持于控制器300。因此，第二实施方式中，没有必要像第一实施方式那样在存储器芯片200内(状态寄存器207)中保持中断信息。
[0102]另外，第二实施方式起到与第一实施方式的非易失性半导体存储装置同样的效果O
[0103](第三实施方式)
[0104]接下来，关于第三实施方式所涉及的非易失性存储器系统进行说明。第三实施方式具有与第一实施方式同样的构成，所以省略关于其的说明。如下面将说明的那样，第三实施方式的第一写入工作与第一实施方式不同。
[0105]图16表示在第三实施方式中，在对于连接于字线WLl?4的存储器晶体管MTrl?4的第一写入工作完成后、第一写入工作中断了的情况下的处理。在直到存储器晶体管MTr4为止都完成了第一写入工作的情况下，第一实施方式中的第一写入工作从存储器晶体管MTr5开始再次开始。相对于此，第三实施方式中所涉及的第一写入工作，如图16所示，从存储器晶体管MTr4开始再次开始。另外，第三实施方式中，在该再次开始时，对于存储器晶体管MTr4的第一写入工作，在判定存储器晶体管MTr4的阈值是否被设定为预定值的验证工作后执行。
[0106]接着，关于如图16所示使第一写入工作再次开始的理由进行说明。如上所述，如果在对于存储器晶体管MTrl?4的第一写入工作完成后第一写入工作中断，则存储器晶体管MTrl?4的电荷蓄积层43b变为俘获了电子的状态。另一方面，存储器晶体管MTr5?8的电荷蓄积层43b保持俘获了空穴的状态不变。因此，存储器晶体管MTr4、5的电荷(电子、空穴)再结合，存储器晶体管MTr4的阈值电压有可能会降低。因此，第三实施方式中，从存储器晶体管MTr4开始再次开始第一写入工作，由此抑制存储器晶体管MTr4的阈值电压的降低。因此，第三实施方式，在直到第一写入工作再次开始为止需要的时间越长的情况下越高效。
[0107]另外，第三实施方式也起到与第一实施方式的非易失性半导体存储装置同样的效果O
[0108](第四实施方式)
[0109]接下来，关于第四实施方式所涉及的非易失性存储器系统进行说明。第四实施方式，具有与第一实施方式同样的构成，所以省略关于其的说明。如下面将说明的那样，第四实施方式的第一写入工作与第一实施方式不同。
[0110]首先，参照图17，说明删除工作以及第一写入工作不中断地执行的一例。如图17所示，在第四实施方式中，控制电路205，与第一实施方式不同，与删除指令CMDe独立地接受第一写入指令CMDep。在第四实施方式中，删除指令CMDe是使删除工作执行的指令，第一写入指令CMD印是连续地使多次的第一写入工作执行的指令。控制电路205，基于第一写入指令CMDep，连续地执行多次第一写入工作。如果全部的第一写入工作完成，则控制电路205接受状态指令CMDst，伴随于此地输出删除状态ST。
[0111]接着，参照图18，说明在第一写入工作的途中中断而执行读出工作等的一例。在图18所示的一例中，在对于连接于字线WLl?4的存储器晶体管MTrl?4的第一写入工作完成后，执行读出工作。如图18所示，在读出工作Read后，控制电路205，从控制器300接受使第一写入工作再次开始的再次开始指令CMDs，从存储器晶体管MTr5开始使第一写入工作再次开始。
[0112]另外，第四实施方式也起到与第一实施方式的非易失性半导体存储装置同样的效果O
[0113](第五实施方式)
[0114]接下来，关于第五实施方式所涉及的非易失性存储器系统进行说明。第五实施方式具有与第一实施方式同样的构成，所以省略关于其的说明。如下面将说明的那样，第五实施方式的第一写入工作与第一实施方式不同。
[0115]如图19所示，在第五实施方式中，控制电路205接受对于存储器晶体管MTrl?8的各个使得执行I次第一写入工作的多个第一写入指令CMDep (I)?(8)的输入。接着，控制电路205基于第一写入指令CMD印⑴?⑶对存储器晶体管MTrl?8的各个执行第一写入工作。接着，控制电路205，在对各存储器晶体管MTrl?8执行第一写入工作后，接受状态指令CMDst，与此相应地将删除状态ST，向控制器300输出。删除状态ST，包括表示对各存储器晶体管MTrl?8是否完成了第一写入工作的信息。
[0116]在上述第五实施方式中，对各存储器晶体管MTrl?8的第一写入工作通过各个第一写入指令CMDep (I)?(8)来执行。因此，控制电路205，能够在第一写入工作之间接受读出指令CMDr和/或写入指令CMDw，基于这些执行读出工作和/或第二写入工作。另外，控制器300，因为按每个I次的第一写入工作而接受删除状态ST，，所以能够特定完成了第一写入工作的存储器晶体管MTr。
[0117]这里，在上述的第一?第四实施方式中，控制器300需要发布中断指令CMDb以及再次开始指令CMDs。另一方面，第五实施方式，不需要中断指令CMDb以及再次开始指令CMDs0因此，第五实施方式与第一?第四实施方式相比能够缩短处理时间。
[0118]另外，第五实施方式也起到与第一实施方式的非易失性半导体存储装置同样的效果O
[0119]说明了本发明的几个实施方式，但这些实施方式是作为例子而提出的，并非用于限定发明的范围。这些新的实施方式能够以其他的各种各样的方式来实施，能够在不脱离发明主旨的范围内进行各种省略、置换、变更。这些实施方式和/或其变形包括于发明的范围和/或主旨，并且包括于技术方案所记载的发明和其等同的范围内。
[0120]例如，在上述实施方式中，对存储4值的数据的存储器晶体管MTr执行第一写入工作。但是，也可以对存储如图20所示的2值数据的存储器晶体管MTr执行第一写入工作。
[0121]图20表示存储器晶体管MTr所存储的I位的2值数据(数据和存储器晶体管MTr的阈值电压分布的关系。这里，数据“I”(E、EP)表示删除状态，数据“O” (A)表不写入状态。阈值电压分布E的下限有负的值。阈值电压分布EP、A的下限有正的值。阈值电压分布EP、A间隔预定裕量地在正方向上排列。
[0122]在图20中，删除工作使空穴俘获到存储器晶体管MTr的电荷蓄积层43b，使阈值电压分布EP、A向负方向移动而设定为阈值电压分布E。第一写入工作，使电子俘获到存储器晶体管MTr的电荷蓄积层43b，使阈值电压分布E向正方向移动而设定为阈值电压分布EP。第二写入工作，使电子俘获到存储器晶体管MTr的电荷蓄积层43b，与该俘获量相应地使阈值电压分布E或EP向正方向移动而设定为阈值电压分布A。
【主权项】
1.一种非易失性半导体存储装置，其特征在于，具备: 存储器单元阵列，其包括:构成为能够保持多个阈值电压分布的多个存储器单元及共同连接于多个所述存储器单元的栅的多条字线；和 控制电路，其执行对所述存储器单元施加正的多种阈值电压分布的写入工作， 所述存储器单元阵列具备: 半导体基板； 相对于所述半导体基板延伸于垂直方向，作为所述存储器单元的主体发挥作用的第一半导体层； 设置于所述第一半导体层的侧面，蓄积电荷的电荷蓄积层；和设置为与所述第一半导体层一起夹着所述电荷