专利名称：多层陶瓷基板、其制造方法和制造装置的制作方法
技术领域：
本发明是关于多层陶瓷基板及其制造方法，特别是有关对具有内腔(空腔)的多层陶瓷基板进行的改进。
背景技术：
图4为现有的多层陶瓷基板1的剖面图。图4中的多层陶瓷基板1具有由叠层的多个陶瓷层1a、1b、1c、1d、1e、1f、1g和1h所构成的叠层体。在该叠层体中形成有在其叠层方向的一个端面4上具有开口的内腔2。在内腔2内部装有图中未示出的像半导体IC芯片那样的芯片部件。
在叠层体中的陶瓷层1a～1h的规定位置上设置有布线导体。该布线导体包括在叠层体的端面上所形成的外部导体层6、沿着陶瓷层1a～1h之间的特定界面形成的内部导体层3、以贯穿陶瓷层1a～1h的特定部位的方式形成的过孔导体(通孔)4等。
上述内腔2是通过把设置在多个陶瓷层1a～1h的每一层上的通孔重叠而形成的。
制造图4所示的多层陶瓷基板1时，先要置备分别形成陶瓷层1a～1h的多个陶瓷生片1a、1b、1c、1d、1e、1f、1g和1h，在这些陶瓷生片1a～1h中的特定的当中形成作为上述布线导体的外部导体层6、内部导体层3、过孔导体4，另外，在陶瓷生片1a～1h上形成用于形成内腔2的通孔。
其次，以使设置有通孔的多个陶瓷生片1a～1h的通孔的开口部处于叠层方向的一个端部侧的方式将陶瓷生片1a～1h进行叠置，从而制作出叠层体坯料(グリ一ン)。
然后，在叠层方向对该叠层体坯料1进行冲压。接着，对该叠层体坯料进行烧制，从而得到图4所示的多层陶瓷基板1。
但是，如果仅仅在叠层方向进行冲压，则由于陶瓷生片1a～1e都很软，故而内腔2的周边部分有时会向内部鼓起或凸出。而且，由于未将内腔2的底部压缩，所以从整体上看，压缩率是不均衡的。再有，在这样的冲压工序中，陶瓷生片1a～1e有时还会发生错位，特别是最上层的陶瓷生片1a更易发生错位。
为了防止这样的内腔变形，可以考虑例如，在冲压所用的模具上设置与上述叠层体坯料的深度相当的凸起部，通过这个凸起部来压缩内腔的内部。但是，若只是使坯料状体的内腔的深度与凸起部的高度相同，则压缩时由于凸起部以外的部分的冲程较大，所以与凸起部对应部分的坯料的压缩率增大，使得整体的压缩率不均匀。
另外，如果在凸起部设置调整冲程和压缩率的机构，那末模具构造就会变复杂，即使单个的内腔时能够实现，但对批量生产型的模具来说，由于要同时冲压多块基板，凸起部就成了一个庞大的数(一般是400～600左右)，在所有凸起部设置复杂的机构虽说不是完全不可能，但在制造的问题上和成本方面都是不现实的。
另外，在特开2001-267488号公报等中记载了通过弹性部件进行静水压冲压，以使得压缩时能均匀地施加压力的技术，但若进行这种通过弹性材料施加静水压的冲压，则内腔角部和基板角部的成型都很困难，容易发生变形。另外，内腔的底部易产生凸凹和浮凸，使得以倒装片方式安装元件变得很困难。
另外，在特开平2001-230548号公报中还公布了采用所谓的无收缩陶瓷片的技术，但采用那样的材料也仅仅能抑制基板的长度方向的收缩率，对厚度方向的收缩率并不能控制，因而就达不道由内部导体形成的L、C元件的精度。
发明内容
本发明的目的是提供质量均衡、内腔内部不会发生凸起和鼓出、底部平坦、能高精度、可靠地安装所需元件、且可以用内部导体形成高精度的L、C的多层陶瓷基板。
另外，还将提供利结构和工序简单，能够容易地获得上述陶瓷基板的多层陶瓷基板的制造方法和制造装置。
即，通过以下的本发明的结构实现上述目的。
(1)一种多层陶瓷基板，具有包括叠层的多层陶瓷层和该陶瓷层形成的内部导体的叠层体，上述叠层体具有在其叠层方向的至少一个端面具有开口的内腔，而且，至少具有由上述内部导体形成的电容器、或电感器、或电容器和电感器。
(2)如上述(1)的多层陶瓷基板，其中，在上述内腔底部形成有用于将元件倒装片式安装、或引线键合、或芯片接合的焊盘。
(3)如上述(1)的多层陶瓷基板，其中，上述内腔底部的表面粗糙度或浮凸小于等于10μm。
(4)如上述(1)的多层陶瓷基板，其中，由上述内部导体形成的电容器、或电感器、或电容器和电感器的精度小于等于±5％。
(5)一种多层陶瓷基板的制造方法，在构成叠层体的多个生片上形成内腔孔，印刷内部导体后再将其叠层，作成叠层体坯料；施加不会使内腔变形的压力，以粘接上述叠层体坯料；接着，在与上述内腔对应的位置上用带有凸起部的压力部件施加30～50Mpa的压力，将上述叠层体坯料压接。
(6)如上述(5)的多层陶瓷基板的制造方法，其中，上述凸起部的突出量为内腔的深度乘以叠层体坯料的压缩率的值。
(7)如上述(5)的多层陶瓷基板的制造方法，其中，以使上述叠层体坯料的内腔底部的压缩率和其余部分的压缩率相等的方式施加压力进行压接。
(8)如上述(5)的多层陶瓷基板的制造方法，其中，设烧制后的内腔深度为D、烧制收缩率为a％、叠层体的压缩率为b％时，成型前的内腔深度H可用
H＝D×(1/(1-a/100))×(1-b/100)-1/(1-b/100)+1)表示。
(9)一种多层陶瓷基板的制造装置，用压缩部件把多个生片叠层而成的叠层体压接，制成叠层体坯料，并且，在与上述压缩部件的叠层体的内腔对应的位置上具有凸起部。
(10)如上述(9)的多层陶瓷基板的制造装置，其中，上述凸起部的突出量为内腔的深度乘以叠层体坯料的压缩率的值。
(11)如上述(9)的多层陶瓷基板的制造装置，其中，上述凸起部与内腔两侧部分之间的间隙小于等于60μm。
图1是表示作为本发明的一实施例的多层陶瓷基板与模具的关系的剖面图。
图2是表示作为本发明的一实施例的多层陶瓷基板与模具的关系的剖面图。
图3是表示作为本发明的一实施例的多层陶瓷基板结构的实例的剖面图。
图4是现有的多层陶瓷基板的剖面图。
图5是表示坯料的内腔深度与平坦度之间的关系的曲线图。
图6是表示多层陶瓷基板的剖面上的内腔内部的台阶差的替代附图的照片。
图7是表示相对于模具凸起部和内腔侧部之间的间隙的台阶差大小的曲线图。
具体实施例方式
本发明的多层陶瓷基板具有包括叠层的多个陶瓷层和由该陶瓷层所形成的内部导体的叠层体，上述叠层体具有在其叠层方向的至少一个端面具有开口的内腔，而且，具有由上述内部导体形成的电容器和/或电感器。
这样，由于在一块基板中具有高精度地形成的内腔、和由内部导体高精度地形成的电容器和/或电感器，所以可形成小而薄的叠层基板，获得高频特性等电特性也优良的电子部件。
要想高精度地制造出侧面、底面都不会产生凸凹的内腔，并高精度地制造出内置的电容器和/或电感器，可以通过使用本发明的制造装置中的模具等压缩部件来实现。即，通过采用本发明的装置和方法，使内腔部及除内腔部以外的部分的压缩率保持一定，同时进行压缩时的内腔内部的成型来实现。
下面，一边参照附图一边对采用本发明的装置的多层陶瓷基板的制造方法进行说明。
首先，如图1所示，置备叠层体坯料1。叠层体坯料可以采用众所周知的方法形成。具体地说，首先要准备具有规定厚度的生片，然后通过钻、冲等加工手段在其上加工出所需的通孔和内腔孔。接着，用印刷等方法形成内部导体图案，以构成规定的电路和电感器、电容器等功能元件。
然后，将形成有通孔、内腔孔、内部导体图案的生片叠层，制成叠层体坯料1。在所制得的叠层体坯料上放置作为压缩部件的模具10。在该模具10的与内腔2对应的位置上形成有凸起部11。另外，为了便于说明，该图把内腔画得有些夸大，与实际的模具及坯料的大小不一样。
接着，如图2所示，通过模具10把叠层体坯料1压缩成规定的大小，压接叠层体。
如图2所示，在模具10上形成的凸起部11的突出量被设定成与压缩后即成型后的内腔2的深度H相同。即，凸起部11的突出量被设定成比压缩前的内腔2的深度D要小，以使得叠层体被压缩一定程度后才开始压缩内腔2的内部。
这样，通过把凸起部的突出量设定成与最终的成型体的内腔的深度相同，就可以使内腔2内部的压缩量与其他部分的压缩量大致相同，因而也就能使烧制后的完成品均匀，能够获得精度良好的内腔2和由内部导体所形成的电容器和/或电感器。即，如果采用本发明的方法和装置，则由于无论内腔内部还是其他部分都能用相同的压缩率压缩，所以能够根据已知的烧制后的收缩率准确地设计所需要的内腔的尺寸和由内部导体所形成的电容器和/或电感器的电容、电感，并制造出来。
即，如果设烧制后的内腔深度为D、烧制收缩率为a％、叠层体的压缩率为b％、则成型前的内腔深度H就可用公式H＝D×(1/(1-a/100))×(1-b/100)-1/(1-b/100)+1)来表示。
关于用本发明的方法和装置所制得的叠层基板内部的电容器、或电感器、或电容器和电感器的电容、电感的精度，虽然并没有特别的限定，但是在理想情况下能够达到±5％或以下，甚至能够达到±2％或以下。另外，对于所形成的电容器和/或电感器的电容、电感，虽然不能进行特别限定，但一般为0.1～50pF、0.5～50nH左右。
因此，可以用内部导体来形成以往设在外部的电容器和/或电感器等，从而有助于提高集成度，使安装部件后的叠层基板整体实现小型化和薄型化。而且，由于是在基板的内部形成电容器和/或电感器，所以还可把电容器和/或电感器配置在更靠近装置的位置上，实现与接地图案的最佳配置，从而可以提高高频电路的频率特性等电特性。
再有，在本发明的方法和装置中，优选将上述凸起部11和内腔2侧部之间的间隙调整到一定的范围内。把凸起部11和内腔2侧部之间的间隙调整到一定的范围内，在压缩叠层体时可以防止内腔侧部鼓起或一部分突出。此时优选的间隙是小于等于60μm，尤其是小于等于30μm。另外，对于其下限来说，由于在叠层体上放置模具时的尺寸精度的关系，优选5μm左右。
由于内腔2的内部无凸凹、高精度地形成，所以安装在内腔2内的电子部件与基板上的布线图案能够以最短的距离进行连接。因此可以抑制由金属布线(键合线)引起的阻抗增大，从而提高电路的电特性。
如果采用本发明，则在理想情况下能够把内腔2底部的平坦度，即表面的粗糙度(凸凹)及浮凸控制在10μm或以下，甚至在5μm或以下。因此可以提高内腔2底部表面和装配元件的底部之间的尺寸精度，把芯片元件以裸片式、倒装片式安装在内腔2内，从而简化部件的安装工序，缩小安装区域。
还有，如果采用本发明，则由于内腔的成型只需要在压接用的模具上设置凸起部，所以制造装置、制造工序都非常简单，有助于成本的降低。
本发明的多层陶瓷基板还可以具有收纳在内腔中的芯片部件。在这种场合，通常是在开口侧的表面上形成作为布线导体的焊盘电极，芯片部件和焊盘电极通过键合线电连接。但是采用本发明制造出的多层陶瓷基板的内腔底部非常平坦，所以还可以将芯片部件进行倒装片式安装。这样，由于是把芯片部件进行倒装片式安装，所以可以消除键合线的影响，从而获得特性更加优良的电子部件。
图3是作为本发明的一实施例的多层陶瓷基板1的概略剖面图。
在图3中，多层陶瓷基板1具有由叠层的多个陶瓷层1a、1b、1c、1d、1e、1f、1g和1h所构成的叠层体。在该叠层体中形成了在其叠层方向的至少一个端面开了口的内腔2。
在叠层体的陶瓷层1a～1h的规定的层上设有导体层3、6。该导体层包括在端面上形成的外部导体层6、沿着陶瓷层1a～1h之间的特定界面形成的内部导体层3、以贯穿陶瓷层1a～1h的特定层的方式形成的过孔4和在内腔2的底面上形成的焊盘电极5等。
这些导体层3是例如在施以导电性膏之后，通过烧制而制成的，该烧制与用于获得叠层体的烧制同时进行。
内腔2是通过把设置在多个陶瓷层1a～1h的各个陶瓷层中的通孔重叠在一起而形成的。另外，在这个例子中，形成了具有大致呈四方形开口部的凹部。
在该多层陶瓷基板1的内腔2内，装入了图中未示出的像半导体IC芯片那样的芯片部件，该芯片部件是相对于内腔2的底面上的焊盘电极5进行倒装片式安装的，并且通过通孔4与内部导体层3电连接。
本发明的多层陶瓷基板所使用的陶瓷材料是众所周知的基板用陶瓷材料，具体可举出Al2O3、AlN、BeO、MgO、SiC、BaSnB2O6、BaZrB2O6、玻璃-氧化铝-镁橄榄石三元系材料等，但是，在本发明中优选能够将Au、Ag、Ag-Pd、Ag-Pt、Cu等低电阻金属作为内部导体使用的、烧制温度小于等于1000C°、最好是小于等于950C°的玻璃陶瓷基板。
具体可举出的是，在特公平3-53269号公报等中记载的、将玻璃粉末与Al2O3粉末混合后在800～1000C°下进行烧制而得到的低温烧制陶瓷基板，或其组合为含有SiO2、B2O3、Al2O3且含有Mg、Ca、Sr、Ba中至少一种的物玻璃陶瓷等。
用于形成电路等的布线用低电阻导体材料可以使用例如，银(Ag)、银-钯(Ag-Pd)、银-铂(Ag-Pt)、金(Au)、铜(Cu)等金属材料，特别是银最为理想。这是因为，使用电阻低的布线用材料可以制造出信号传递的延迟时间短、噪音低、高频脉冲随动性优良的基板，在实现电路信号传递高速化方面效果良好。
可以将形成了电路等的生片或其叠层体在950C°或以下，优选在920C°或以下，特别是在870C°～900C°左右的温度下进行烧制更为理想，一般烧制15分钟～1小时左右即可。如果烧制温度高出该范围很多，则上述低熔点的布线用低电阻导体材料就会发生扩散，如果温度过低，则所得到的基板的烧制密度就会降低，而且导体密度也会降低，这都不好。
本发明的叠层陶瓷基板一般是把裸片等电子部件装在内腔中，但根据情况也可以把芯片部件、芯片复合部件等安装在内腔中。
实施例作为基板材料，使用的是玻璃陶瓷系列的能在950C°或以下烧制的低温烧制基板材料。将59.6％重量比的该基板材料和40.4％重量比的丙烯基系树脂粘合剂混合，用刮刀法制成厚0.15～0.25mm的生片。将所得到的在生片上形成了大小为1.53×1.04mm的方形内腔孔且在规定的位置上形成了通孔的生片、和未形成内腔孔的生片叠层，使各内腔孔达到规定的深度。
利用横竖的尺寸比内腔小30μm、凸起部的突出量为315μm的模具，对所得到的具有各种深度内腔的生片进行压缩，使压缩率达到18.3％。然后求出各试件的内腔底部的平坦度。结果如图5所示。在图5中，内腔深度388μm是与压缩率为18.3％的成型后的内腔深度315μm相对应的压缩前的内腔深度。由图可知，压缩前的内腔深度为385～390μm左右时，平坦度最小。
其后，在对模具的凸起部和内腔侧部之间的间隙进行了各种调整，并测定了如图6所示的内腔内部的台阶差的大小。结果如图7所示。
由图7可知，间隙在75μm或以下，特别是在50μm或以下时，台阶差的大小显著降低。
接着，与上述相同，对厚度为0.1～0.2mm的生片进行了叠层，制成了如图3所示的具有深度为300μm、大小为1.40×1.20mm的内腔的叠层基板。并且，把导体层分层叠层于该基板的内部，形成了25pF的电容器。并且在内腔内部形成了用于进行倒装片式安装的焊盘，通过通孔与内部导体连接。
对这样制得的100个试件的电容进行了测定，其精度都在±2％或以下。另外，在用于安装芯片的焊盘上用倒装片式安装了作为电子部件的SAW滤波器裸片，结果每个试件都能顺利安装，没有发生与焊盘接触不良的现象。
如上所述，若采用本发明，则可以提供质量均衡、内腔内部凸不会发生鼓起或凸出、底部平坦、能够可靠地高精度地安装所需元件、而且能够用内部导体形成高精度的L、C的多层陶瓷基板。
另外，还可提供结构、工序简单，容易获得上述多层陶瓷基板的多层陶瓷基板的制造方法和制造装置。
权利要求
1.一种多层陶瓷基板，具有包括叠层的多层陶瓷层和该陶瓷层形成的内部导体的叠层体；上述叠层体具有在其叠层方向的至少一个端面具有开口的内腔；进而，至少具有由上述内部导体形成的电容器、或电感器、或电容器和电感器。
2.如权利要求1所述的多层陶瓷基板，其中，在上述内腔底部形成有用于将元件倒装片式安装、或引线键合、或芯片接合的焊盘。
3.如权利要求1所述的多层陶瓷基板，其中，上述内腔底部的表面粗糙度或浮凸小于等于10μm。
4.如权利要求1所述的多层陶瓷基板，其中，由上述内部导体形成的电容器、或电感器、或电容器和电感器的精度小于等于±5％。
5.一种多层陶瓷基板的制造方法，在构成叠层体的多个生片上形成内腔孔，印刷内部导体后再将其叠层，作成叠层体坯料；施加不会使内腔变形的压力，以粘接上述叠层体坯料；接着，在与上述内腔对应的位置上用带有凸起部的压力部件施加30～50Mpa的压力，将上述叠层体坯料压接。
6.如权利要求5所述的多层陶瓷基板的制造方法，其中，上述凸起部的突出量为内腔的深度乘以叠层体坯料的压缩率的值。
7.如权利要求5所述的多层陶瓷基板的制造方法，其中，以使上述叠层体坯料的内腔底部的压缩率和其余部分的压缩率相等的方式施加压力进行压接。
8.如权利要求5所述的多层陶瓷基板的制造方法，其中，设烧制后的内腔深度为D、烧制收缩率为a％、叠层体的压缩率为b％时，成型前的内腔深度H可用H＝D×(1/(1-a/100))×(1-b/100)-1/(1-b/100)+1)表示。
9.一种多层陶瓷基板的制造装置，是用压缩部件把多个生片叠层而成的叠层体压接、制成叠层体坯料的多层陶瓷基板的制造装置，其中，在与上述压缩部件的叠层体的内腔对应的位置上具有凸起部。
10.权利要求9所述的多层陶瓷基板的制造装置，其中，上述凸起部的突出量为内腔的深度乘以叠层体坯料的压缩率的值。
11.权利要求9所述的多层陶瓷基板的制造装置，其中，上述凸起部与内腔两侧部分之间的间隙小于等于60μm。
全文摘要
本发明的目的是提供质量均衡、内腔的内部不会发生凸起或鼓出、底部平坦、能高精度、可靠地安装所需元件，且可用内部导体形成高精度的L、C的多层陶瓷基板，并且提供结构、工艺简单，很容易就能得到上述多层陶瓷基板的多层陶瓷基板的制造方法和制造装置。为了实现上述目的，本发明提出了一种多层陶瓷基板及其制造方法和制造装置，其中，该多层陶瓷基板具有包含叠层的多个陶瓷层(1a～1h)、和由该陶瓷层形成的内部导体(3)的叠层体，上述叠层体具有在其叠层方向的至少有一个端面具有开口的内腔(2)，并且至少具有用上述内部导体(3)形成的电容器和/或电感器。
文档编号H01L23/498GK1625806SQ0380298
公开日2005年6月8日 申请日期2003年1月31日 优先权日2002年2月1日
发明者二宫秀明, 西野晴雄, 畑中洁 申请人:Tdk株式会社