专利名称：晶片上的集成电路和分离晶片上的集成电路的方法
技术领域：
本发明涉及晶片上的集成电路，还涉及分离晶片上的集成电路 的方法。
背景技术：
通常通过形成布置于半导体晶片基板上的多个集成电路来生产 集成电路。各个集成电路由锯线分隔开。其后通过例如沿着锯线锯开 晶片或利用划线方法来将所完成的晶片上的集成电路分离为单独的 集成电路。当分离各个集成电路时，锯或激光器沿着锯线行进。为了 对准锯线，可利用由晶片上的多个集成电路限定的图案来对准锯或激 光器。
锯或激光器可在晶片顶表面上行进，目卩，在形成有集成电路的 晶片基板的表面上行进，或者可在晶片基板的底表面上行进，即，在 晶片上背离形成在晶片上的集成电路的表面上行进。尤其，当利用晶 片底表面来分离集成电路时，集成电路的结构不会被可靠地检测到， 这可能导致不能将锯线与集成电路区分开，并且因此可能错过锯线。
如果锯线相对较窄(当利用激光切割时锯线宽度实质上是o或者当利
用沟渠蚀刻时锯线宽度几乎为0)，或者如果晶片包括导致浑浊外观
的外延晶片基板，则这种问题更严重。
发明内容
本发明的一个目的是提供一种晶片，该晶片允许特别是当利用 晶片的底表面时更可靠地分离形成于其上的集成电路。
通过晶片上的多个集成电路来实现本发明的目的，所述晶片上
的多个集成电路包括 晶片基板；施加在晶片基板的表面上的结构；该结构形成了形成于晶片基板上并且由锯线分隔开的多个集成电路，该结构包括多个形成于晶片基板上的叠层，并且包括形成于所述多个叠层之上的顶层；以及
多个对准标记，对准标记被用于对准分离装置，分离装置在分离步骤期间将晶片上的多个集成电路分离为单独的集成电路；由所述多个叠层中的至少一个来形成对准标记。
本发明的晶片上的多个集成电路包括晶片基板和形成于晶片基板表面上的多个集成电路。通过将多个叠层沉积于该晶片表面上并且
通过将顶层沉积于叠层之上来在晶片基板上形成多个集成电路。顶层尤其可以是钝化层。钝化层是例如在晶片上的多个集成电路的制造过
程末尾加上的密封层，用以防止电特性由于例如化学反应、侵蚀、或封装期间的处理而被破坏。钝化层可由二氧化硅或氮化硅构成，并且可防止潮湿或污染。
多个集成电路由锯线分隔开。当已在晶片上形成了多个集成电路时，这些集成电路在分离步骤期间被分离。该步骤通常被称作"裸片分离"。
在分离步骤期间，尤其可包括激光器的分离装置沿着锯线行进。然而，尤其要利用晶片基板的底表面来分离本发明的晶片上的多个集成电路，即，利用与形成有集成电路的表面的相对表面来进行分离。那么，由锯线分隔开的集成电路的图案不会穿过晶片基板的底表面而充分显示出来，这在分离步骤期间潜在地有损对分离装置的适当对准。如果晶片基板是具有浑浊外观的外延晶片基板，则这种问题可能更严重，就像一个本发明的晶片上的多个集成电路的实施例那样。
为了支持对分离装置的对准，本发明的晶片上的多个集成电路包括多个对准标记，所述多个对准标记由在制造晶片上的多个集成电路期间所沉积的叠层中的至少一个层形成。因此，由沉积在晶片基板上的内部结构来形成对准标记，这潜在地使得能够从晶片的底表面检测到对准标记。
形成了对准标记的叠层中的至少一个层尤其可以是金属层。该金属层可包括TiW、 Al、或Cu。术语"金属层"不仅表示纯金属，还包括金属合金。由金属制成的内部对准标记允许照到晶片基板底表面上的光反射，并且因此允许自动检测对准标记。其后，检测到的对准标记被用于对准分离装置。
围绕相关的对准标记的金属层的部分可由分散的金属片构成。可分别利用一个或多个蚀刻步骤来从相关的一个或多个金属层形成对准标记。对准标记周围的相关金属层的区域可被完全移除，或者根据本发明的集成电路的该实施例，所述区域可被形成图案以生成分散的金属片。分散的金属片可具有规则的或不规则的图案。分散的金属片很可能不反射或只反射相对少量穿过晶片基板底表面的光。那么，对准标记可以更好地被分离装置辨认出来以进行对准过程。分散的金属片可包括有源/聚合物片和全ILD (层间电介质至金属)。
叠层可由多个叠加的金属层构成，所述多个叠加的金属层中至少紧接着晶片基板的那个金属叠层形成了对准标记。这降低了在被对准标记反射之前由晶片基板吸收的光量，这潜在地改善了对准标记的自动检测。
如果所述多个叠层由多个叠加的金属层构成，则一些或全部金属层可形成对准标记。金属层可以相对较薄，并且因此仅反射穿过晶片基板底表面并且到达金属层的光中的一部分。利用对准标记的一些甚至全部金属层会提高可能被反射的光量，这潜在地改善了自动对准。
如果多个叠层由多个叠加的金属层构成，则彼此邻接的至少两个金属层可形成对准标记。在制造本发明的晶片上的多个集成电路期间，多个叠层一层接一层地形成在晶片表面上。在两个连续的金属层之间，通常存在用于集成电路的由另一材料构成的另一层。当形成了对准标记时，可在形成了对准标记的区域上完全移除所述另一层。那么，在与对准标记相对应的区域上，两个连续金属层彼此紧密相邻且这两个金属层之间没有任何其它材料。因此，根据本发明的晶片上的多个集成电路的该实施例，通过多个金属层的堆叠形成对准标记，所述多个金属层由至少两个彼此直接相邻的金属层构成。为了提高对准标记的对比度，多个金属层上围绕对准标记的部分可由分散的金属片
7构成，并且可以尤其包括己为实际对准标记移除的另一层。
围绕实际对准标记的区域可由形成于晶片基板表面中的N阱、施加于N阱上的P型层、和施加在P型层上的至少一个金属层构成。
围绕实际对准标记的区域可由形成于晶片基板表面中的p阱、施加
于P阱上的N型层、和施加在N型层上的至少一个金属层构成。这种结构可相对较好地吸收穿过晶片基板底表面的光并且因此改善了对准标记的对比度。
对准标记可以是十字形，并且/或者可由每一个尺寸均不同且形状均相同的不同对准标记构成。十字形对准标记尤其可具有与锯线相关的定向。
在本发明的晶片上的多个集成电路的一个实施例中，每-一对准标记均可具有第一十字和小于第一十字的第二十字的形式。
本发明的晶片上的多个集成电路可包括从所述结构形成的对准模块，其中，对准模块具有与集成电路相同的尺寸或小于集成电路的
尺寸，对准模块包括对准标记，并且取代相关的集成电路而形成于晶片基板上。
集成电路可包括接触突块，接触突块用于接触集成电路的电子电路，并且形成于顶层之上或之中的特定第一位置处。如果对准标记被包括在取代集成电路而位于晶片表面上的某一位置处的对准模块中，则对准模块还可包括突块，所述突块形成在顶层之上或之中的特定第二位置处，其中，接触突块的第一位置与对准模块的突块的第二位置相对应。
晶片上的多个集成电路还可包括多个形成于晶片基板上且由所述结构形成的工艺控制模块。那么，对准标记可被集成到工艺控制模块中。工艺控制模块(通常縮写为PCM)本身是本领域中己知的。工艺控制模块是用于测量晶片电特性的测试器件。工艺控制模块可包括有源电子器件或无源电子器件，诸如晶体管或电阻条。例如，工艺控制模块尤其可取代一个或多个集成电路而位于两条连续锯线之间。那么，锯线可以被制造得相对较窄，并且不会为对准标记浪费空间。对于相对较小的集成电路，对准标记可仅被布置在PCM或OCM(光学控制模块)区域内的中间掩模中一次或两次，或者对于相对较大的集成电路，对准标记可被布置在集成电路内。对准标记可集成在至少一些集成电路中。
尤其可利用中间掩模来在晶片上形成多个集成电路。当制造晶片上的多个集成电路时，晶片上与中间掩模相对应的区域被曝光，其后利用步进器将中间掩模移动到晶片的另一区域。利用中间掩模曝光的区域是曝光场。因此，晶片上的多个集成电路可包括多个曝光场。那么，每一曝光场均包括一些集成电路，并且每一曝光场均可包括多个对准标记的至少一个。在直接位于对准标记之上的顶层之上，可提供金突块。金突块可被用于在晶片到封装组装期间的拾取/放置对准。金突块可具有与对准标记相同的尺寸。
在本发明的另一方面， 一种分离本发明的晶片上的多个集成电路的方法包括步骤
利用分离装置的对准检测器件并利用穿过晶片基板底表面的光来检测集成到本发明的晶片上的多个集成电路的对准标记，其中，晶片基板底表面与其上形成有集成电路的晶片基板的表面相对；
响应于检测到的对准标记对准分离装置；以及
使分离装置在晶片基板底表面上沿着锯线行进。
分离装置可包括沿着锯线行进的激光器。激光器在底表面沿着锯线行进并且可在沿着锯线行进的同时改变晶片基板的材料。那么，可通过例如断开在柱面上行进的晶片并且弯折晶片上的多个集成电路，这导致晶片基板断开并且断裂沿着锯线扩张，这样使晶片上的多个集成电路分离为各个单独的集成电路。
以下将参照图中所示的实施例，通过非限制性示例来更详细地描述本发明。
图1是晶片上的多个集成电路的俯视图2是晶片上的多个集成电路的俯视图的一部分；
图3是晶片上的多个集成电路的对准标记的俯视图和剖面图；图4是说明将晶片上的多个集成电路分离为单独的集成电路的 流程图；以及
图5和图6每一个都是替代的晶片上的多个集成电路的顶表面 的一部分。
具体实施例方式
图1示出了半导体晶片上的多个集成电路1的俯视图并且图2 示出了该俯视图的一部分。
通过在晶片基板2上形成多个层，如本领域公知的一样，集成 电路1己经形成在晶片基板2上。对于该示例性实施例，不仅集成电 路1形成于晶片基板2上，而且对准标记3也形成于晶片基板2上。 图3示出了多个对准标记3之一的俯视图和剖面图。对准标记3被用 于对准在分离步骤中使用的分离装置18，在分离步骤期间，晶片上 的多个集成电路1被分离为各个单独的集成电路1。
对于该示例性实施例，利用中间掩模在晶片基板2的晶片上表 面4上形成集成电路l和对准标记3。当利用中间掩模制造晶片上的 多个集成电路1时，晶片基板2上与中间掩模相对应的区域被曝光， 其后沿着晶片上表面移动中间掩模，以使剩余的晶片上表面4曝光。 由中间掩模曝光的区域被称作曝光场5。因此，晶片上表面4包括多 个曝光场5，每一曝光场5均包括一些集成电路1。图2示出了一些 曝光场5。对于该示例性实施例，每一曝光场5除了集成电路1之外 还包括一个布置于相关的曝光场5的一个角落处的对准标记3。
晶片上的多个集成电路1由在第一方向x上平行的多条第一锯 线6和在第二方向y上平行的多条第二锯线7分隔开。多条第一锯线 6彼此之间和多条第二锯线7彼此之间会隔开一定距离，使得两条连 续的第一锯线6之间等距和两条连续的第二锯线7之间等距。因此， 多个集成电路1以第一方向x上的行和第二方向y上的列的形式形成 在晶片基板2上。根据晶片的核心尺寸，大约每隔20条锯线6、 7 放置对准标记3以进行重新对准，这会由于激光加工期间晶片扩张 (晶片晶体结构改变)而必须。对于该示例性实施例，不仅集成电路1形成于晶片基板2的上
表面4上，而且对准模块8也形成于晶片基板2的上表面4上。对准 模块8具有不大于集成电路1的尺寸，并且包括对准标记3。因此， 每一对准模块8在两条连续的第一锯线6内和两条连续的第二锯线7 内。
对于该示例性实施例，对准标记3包括多个叠加的金属层9a 9e。多个叠加的金属层9a-9e可包括TiW、 Al、或Cu，这些叠加的 金属层连续地沉积在晶片上表面4上，并且形成图案以形成对准标记 3。另外，多个叠加的金属层9a-9e至少被部分地用于形成集成电路
I。 而且，如从图3可见，当形成对准标记3时金属层9a是双层。用 钝化层10来涂覆形成了对准标记3的最上方的金属层9e，钝化层19 还覆盖了集成电路1以例如防止潮湿或污染。
对于该示例性实施例，多个叠加的金属层9a- 9e尤其被形成图 案以形成具有第一^h字3a和第二十字3b形式的对准标记3，其中， 第一十字3a大于第二十字3b。另外，形成了十字3a和3b的线指向 第一方向x和第二方向y。对于该示例性实施例，形成了第一十字3a 的线是300pm长和lOOpim宽，并且形成了第二十字3b的线是100|im 长和33.33pm宽。如果集成电路比上述尺寸大，则十字可被设计为 更大以及根据核心尺寸对工艺进行优化。
对于该示例性实施例，每一对准模块8均包括单个对准标记3， 对准标记3由第一"h字3a和第二十字3b构成。围绕第一^h字3a和 第二十字3b的每一对准模块8的剩余部分17也由多个叠加的金属层 9a-9e构成，多个叠加的金属层9a - 9e被有规则地或没有规则地形 成图案，从而围绕第一十字3a和第二十字3b的层包括分散的金属片
II。 另外，对准模块8的剩余部分17包括施加在晶片基板2中的阱 12、施加在阱12中的有源层13、以及由聚合物形成的层14。层14 被金属层9a覆盖。阱12可以是N阱或P阱。如果阱12是N阱，则 有源层13是P型层。P型层由多数载流子是空穴且因此为带正电荷 的材料制成。如果阱12是P阱，则有源层13是N型层。N型层由 多数载流子是电子且因此为带负电荷的材料制成。硅中的N型掺杂物例如是V族元素，其中，第五个外层电子自由导电。
对于该示例性实施例，每一对准模块8上围绕对准标记3的剩 余部分17实质上无缝地形成了第一^h字3a和第二十字3b的边界。 剩余部分17和第一^h字3a和第二十字3b之间还可以存在缝隙。
对于该示例性实施例，每一集成电路1均包括接触突块15，接 触突块15与集成电路1的电子电路相接触。接触突块15位于集成电 路1的角落处，并且通过钝化层10的孔而被施加。对准模块8还包 括突块16，突块16由与接触突块15相同的材料制成，具有与接触 突块15相同的尺寸，并且在对准模块8的角落处被施加在钝化层10 上。对准模块8的突块16的位置因此与集成电路1上的接触突块15 的位置相对应。可用于突块16和接触突块15的材料是金属，诸如金。 十字3a、 3b的顶部的突块也可被用作传统的锯切操作的顶部对准标 记，或者被用作核心装配期间的贴片对准标记。
对准标记3用于在分离步骤期间对准分离装置18，分离歩骤用 于将晶片上的多个集成电路1分离为单独的集成电路1。分离步骤由 图4的流程图概括示出。
对于该示例性实施例，分离装置18包括激光器19，激光器19 将要在晶片基板2的晶片底表面22上沿着锯线6、 7行进。晶片底表 面22与晶片上表面4相对。
为了沿着锯线6、 7精确地行进，激光器19关于晶片基板2对 准。为了对准，把被对准标记3反射的光21施加到晶片底表面22。 反射的光由分离装置18的光学传感器20检测，如图4的流程图的步 骤A所示。因此，光学传感器20检测对准标记3。
响应于检测到的对准标记3，激光器19可关于晶片基板2对准， 如流程图的步骤B所示。
其后，对准的激光器19沿着锯线6和7在底表面22上行进， 如流程图的步骤C所示。由于存在激光器19，沿着锯线6和7改变 位于晶片底表面22上的晶片基板2的材料。这使得能够在弯折晶片 基板2时使晶片上的多个集成电路1沿着锯线6和7分离。
图5示出了替代的晶片上的多个集成电路1的一部分的俯视图。晶片上的这些集成电路1与上述晶片上的多个集成电路1的不同之处 基本上是每一曝光场5a均包括一个或多个对准模块8，每一对准模 块8均包括一个对准标记3。对于该示例性实施例，对准模块8被有 规则地布置在晶片基板2上。
图6示出了替代的晶片上的多个集成电路1的一部分的另一俯 视图。对于该实施例，还在晶片基板2上形成了工艺控制模块60。 工艺控制模块本身是本领域中已知的，并且是用于测量晶片电特性的 测试器件。工艺控制模块可包括有源电子器件或无源电子器件，诸如 晶体管或电阻条。对于该示例性实施例，工艺控制模块60位于单个 列或行中，并且取代若干集成电路1而形成在晶片基板2上。而且， 工艺控制模块60包括对准标记3。可选地，对准标记3可被集成在 PCM区域中或多个集成电路1的一个或一些中。
最后，应该注意，上述实施例是说明而非限制本发明，并且本 领域技术人员在不脱离由所附权利要求限定的本发明的范围的情况 下能够设计多个替代实施例。在权利要求中，放置在括号中的任何标 号不应被理解为限制权利要求。词"包括"和"包含"等不排除列在 任何作为一个整体的权利要求或说明书中元件或步骤以外的其它元 件或步骤的存在。元件的单数形式不排除该元件的复数形式，反之亦 然。在列出了若干部件的装置权利要求中，这些部件中的几个可由一 个硬件和同类硬件实现。在互不相同的从属权利要求中表述某些措施 不表示这些措施的组合不能被用于获得益处。
1权利要求
1.晶片上的多个集成电路包括晶片基板(2)；施加在晶片基板(2)的表面(4)上的结构；该结构形成了形成于晶片基板(2)上并且由锯线(6，7)分隔开的多个集成电路(1)，该结构包括多个形成于晶片基板(2)上的叠层(9a-9e)，并且包括形成于所述多个叠层(9a-9e)之上的顶层(10)；以及多个对准标记(3)，对准标记(3)被用于对准分离装置(18)，分离装置(18)在分离步骤期间将晶片上的多个集成电路(1)分离为各个单独的集成电路(1)；由所述多个叠层(9a-9e)中的至少一个来形成对准标记(3)。
2. 如权利要求1所述的晶片上的多个集成电路，其中，形成了 对准标记(3)的所述多个叠层中的至少一个是金属层(9a 9e)。
3. 如权利要求2所述的晶片上的多个集成电路，其中，围绕相 关的对准标记(3)的金属层(9a-9e)的部分(17)由分散的金属(11)构成。
4. 如权利要求1所述的晶片上的多个集成电路，其中，所述叠 层由多个金属叠层(9a-9e)构成；其中，至少一个金属层(9a)紧 接着晶片基板(2)，彼此邻接的一些金属层(9a-9e)禾卩/或至少两 个金属层(9a)形成了对准标记(3)。
5. 如权利要求1所述的晶片上的多个集成电路，其中， 对准标记(3a， 3b)是十字形的；对准标记(3)由每一个形状均相同且尺寸均不同的不同对准标 记(3a， 3b)构成；禾口/或每一对准标记(3)均具有第一^h字(3a)和小于第一-卜字(3a)的第二十字(3b)的形式。
6. 如权利要求1所述的晶片上的多个集成电路，其中，对准标 记(3)被集成到至少一些集成电路(1)上。
7. 如权利要求1所述的晶片上的多个集成电路，还包括多个工 艺控制模块(60)，所述多个工艺控制模块(60)形成于晶片基板(2) 上并且由所述结构形成；对准标记(3)被集成到工艺控制模块(60) 中。
8. 如权利要求1所述的晶片上的多个集成电路，还包括由所述 结构形成的对准模块(8)，对准模块(8)具有与集成电路(1)相 同或比集成电路(1)小的尺寸，对准模块(8)包括对准标记(3)， 并且取代相关的集成电路(1)而形成于晶片基板(2)上。
9. 如权利要求8所述的晶片上的多个集成电路，其中，集成电 路(1)包括接触突块(15)，接触突块(15)被用于接触集成电路(1)的电子电路，并且形成于顶层(10)之上或之中的特定第一位 置处，并且其中，对准模块(8)包括形成于顶层(10)之上或之中 的特定第二位置处的突块(16)，接触突块(15)的第一位置与对准 模块(8)的突块(16)的第二位置相对应。
10. 如权利要求1所述的晶片上的多个集成电路，还包括多个 曝光场(5， 5a)，每一曝光场(5， 5a)均包括一些集成电路(1)， 并且每一曝光场(5， 5a)均包括所述多个对准标记(3)中的至少一 个°
11. 一种使根据权利要求1至io之一的晶片上的多个集成电路分离的方法，包括以下步骤利用分离装置(18)的对准检测器件(20)并利用穿过晶片基板(2)的底表面(22)的光(21)来检测集成到根据权利要求1至 10之一的晶片上的多个集成电路(1)的对准标记(3)，晶片基板 (2)的底表面(22)与其上形成有集成电路(1)的晶片基板(2) 的表面相对；响应于检测到的对准标记(3)对准分离装置(18);以及 使分离装置(18)在晶片基板(2)的底表面(22)上沿着锯线 (6， 7)行进。
12.如权利要求11所述的方法，其中，分离装置(18)包括沿 着锯线(6， 7)行进的激光器(19)。
全文摘要
晶片上的多个集成电路(1)包括晶片基板(2)和施加在晶片基板(2)的表面(4)上的结构。该结构形成了形成于晶片基板(2)上并且由锯线(6，7)分隔开的多个集成电路(1)。该结构包括多个形成于晶片基板(2)上的叠层(9a-9e)，并且包括形成于所述多个叠层(9a-9e)之上的顶层(10)。晶片上的多个集成电路(1)还包括多个对准标记(3)，对准标记(3)被用于对准分离装置(18)，分离装置(18)在分离步骤期间将晶片上的多个集成电路(1)分离为各个单独的集成电路(1)，其中，由所述多个叠层(9a-9e)中的至少一个来形成对准标记(3)。
文档编号H01L23/544GK101689542SQ200880024387
公开日2010年3月31日 申请日期2008年7月10日 优先权日2007年7月12日
发明者吉多·阿尔贝曼, 戴维·切卡雷利, 海莫·朔伊希尔 申请人:Nxp股份有限公司