专利名称：一种提高静态随机存储器写入冗余度的方法
技术领域：
本发明涉及半导体制备技术领域，尤其涉及一种提高静态随机存储器写入冗余度的方法。
背景技术：
静态随机存储器(SRAM)作为半导体存储器中的ー类重要产品，在计算机、通信、多媒体等高速数据交换系统中得到了广泛的应用。图I所示的是ー个90纳米以下的通常的SRAM単元的版图结构，包括有源区、多晶硅栅、和接触孔这三个层次，图中区域I所标示出来的为控制管(Pass Gate),该器件为ー NMOS器件，区域2所标示出来的为下拉管( PullDown M0S)，该器件同样为ー NMOS器件，区域3所标示出来的为上拉管(Pull Up M0S)，该器件为ー PMOS器件。写入冗余度(Write Margin)是衡量SRAM单元写入性能的ー个重要參数，图2是ー个SRAM器件在写入时的工作示意图，图中4为控制管，5为下拉管，6为上拉管，假设节点7存储数据为低电位(即存储数据为“0”)，而相应的，节点8存储数据为高电位(即存储数据为“1”)，现在以向节点7写入高电位而节点8写入低电位为例，在写入动作前，位线9会被预充到高电位，位线10会被预充电到低电位，写入动作开始时，字线11打开，由于节点7初始存储的数据为低电位，所以初始状态吋，上拉管6打开而下拉管5关闭。由于上拉管6和控制管4都是打开的，所以节点8的电位不再是“ I ”，而是位于某一中间电位。该中间电位由上拉管6和控制管4的等效电阻所決定。为了完成写入动作，节点8的中间电位必须小于ー定数值，即控制管和4和上拉管6的等效电阻的比例必须要小于一定数值，中间电位值越低，SRAM単元的写入冗余度就越大。如果增大上拉管的等效电阻，就可以降低节点8的中间电位，从而増大SRAM単元的写入冗余度。随着工艺代的进步，特别是在65纳米以下エ艺代中，会采用局部应变硅技术制备CMOS器件。局部应变硅技术是指在制备CMOS器件时，对于NMOS器件，其沟道会位于锗硅虚拟衬底上外延生长的硅薄膜之中，由于硅的晶格常数小于锗硅，因此，在锗硅虚拟衬底上外延生长的硅薄膜之中会存在张应カ，这个张应カ对提高NMOS器件的电子迁移率有益。而对于PMOS器件，由于沟道中的张应カ会降低空穴的迁移率，因此PMOS器件的沟道仍然位于普通的体硅之中，而不会采用锗硅虚拟衬底外延硅薄膜的方法。由于只是在NMOS器件的局部区域采用锗硅虚拟衬底上外延硅薄膜的方法，因此被称为局部应变硅技木。特别的，对于SRAM的上拉管，由于其也为ー PMOS器件，所以在通常エ艺中，如图3所示，普通PMOS器件
6、上拉管6’的沟道是位于普通的体硅O之中。
发明内容
针对上述存在的问题，本发明的目的是提供一种提高静态随机存储器写入冗余度的方法，使得上拉管沟道中张应カ増大，从而降低了上拉管空穴迁移率，増大了上拉管的等效电阻，提高了随机存储器写入冗余度。
本发明的目的是通过下述技术方案实现的
一种提高静态随机存储器读出冗余度的方法，其中，包括下列步骤
提供静态随机存储器衬底，所述衬底上包括依次相邻的NMOS区域、第一 PMOS区域和第ニ PMOS区域，所述第一 NMOS区域用于制备普通NMOS器件、控制管和下拉管，所述第一 PMOS区域用于制备普通PMOS器件，所述第二 PMOS区域用于制备上拉管；
在所述NMOS区域、所述第一 PMOS区域和所述第二 PMOS区域之间形成浅槽隔离区；同时对所述NMOS区域和所述第二 PMOS区域采取局部应变硅技术，使得所述NMOS区域和所述第二 PMOS区域均位于锗硅虚拟衬底之上的外延硅薄膜之中。上述提高静态随机存储器读出冗余度的方法，其中，在完成所述NMOS区域或者所述第一 PMOS区域或者所述第二 PMOS区域的制作过程中包括在硅薄膜上沉积栅极材料，刻蚀形成栅极并制作侧墙。上述提高静态随机存储器读出冗余度的方法，其中，所述沉积方法采用化学气相法。上述提高静态随机存储器读出冗余度的方法，其中，所述刻蚀采用干法刻蚀。上述提高静态随机存储器读出冗余度的方法，其中，所述硅薄膜为氮化硅或者氧化硅。上述提高静态随机存储器读出冗余度的方法，其中，所述衬底为硅衬底。与已有技术相比，本发明的有益效果在于
1、不增加现有エ艺步骤；
2、通过逻辑运算(LogicOperation),当采取局部应变娃技术以提高NMOS器件电子迁移率的时候，在制备局部锗硅虚拟衬底的エ艺过程中，使得上拉管区域同样被打开，最終上拉管也位于锗硅虚拟衬底之上的外延硅薄膜之中，而不是如同普通PMOS器件一样位于普通体硅之中，从而増大了上拉管沟道之中的张应力，降低了上拉管器件的载流子迁移率，增大了上拉管的等效电阻；
3、在写入过程中，降低了节点8的电位，从而提高了随机存储器的写入冗余度。
图I是现有技术中SRAM版图不意 图2是现有技术中SRAM电路结构示意图。图3是现有技术中局部应变硅技术后NMOS器件、PMOS器件以及上拉管的截面示意 图4是本发明一种提高静态随机存储器写入冗余度的方法中NM0S、PM0S和上拉管的截面示意图。
具体实施例方式下面结合原理图和具体操作实施例对本发明作进ー步说明。如图4所示，本发明提高静态随机存储器读出冗余度的方法，其包括下列步骤 提供静态随机存储器衬底0，衬底O上包括依次相邻的NMOS区域5、第一 PMOS区域6和
第二 PMOS区域6’，第一 NMOS区域5用于制备普通NMOS器件、控制管和下拉管，第一 PMOS区域6用于制备普通PMOS器件，所述第二 PMOS区域6’用于制备上拉管；
在NMOS区域5、第一 PMOS区域6和第二 PMOS区域6’之间分别形成浅槽隔离区(STI);同时对NMOS区域5和第二 PMOS区域6’采取局部应变硅技木，即通过逻辑运算(LogicOperation)，当采取局部应变硅技术以提高NMOS器件电子迁移率的时候，在制备局部锗硅虚拟衬底的エ艺过程中，使得上拉管区域同样被打开，最終使得NMOS区域5和第二 PMOS区域6’均位于锗硅虚拟衬底00、00’之上的外延硅薄膜000、000’之中，而第一 PMOS区域6仍然处于体硅O之中，从而増大了上拉管沟道之中的张应力，降低了上拉管器件的载流子迁移率，増大了上拉管的等效电阻，在写入过程中，降低了节点8的电位，从而提高了随机存储器的写入冗余度。应变硅由在SiGe等原子距离较大的衬底上外延生长Si而成，其形成的基本原理是利用一种成本相对较低、可大規模应用的方法来加大硅原子间距，从而减小电子通行所受到的阻碍，也就相当于减小了电阻，因此发热量和能耗都会降低，运行速度
则得以提升。优选地，在完成NMOS区域5或者第一 PMOS区域6或者第二 PMOS区域6’的制作过程中包括在硅薄膜上沉积栅极材料，刻蚀形成栅极并制作侧墙。优选地，沉积方法采用化学气相法，刻蚀采用干法刻蚀。进ー步地，硅薄膜为氮化硅或者氧化硅，衬底为硅衬底。本发明可应用在45nm静态随机存储器制备エ艺中，以提高其写入冗余度。综上,本发明通过逻辑运算(Logic Operation),当采取局部应变娃技术以提高NMOS器件电子迁移率的时候，在制备局部锗硅虚拟衬底的エ艺过程中，使得上拉管区域同样被打开，最终上拉管也位于锗硅虚拟衬底之上的外延硅薄膜之中，而不是如同普通PMOS器件一样位于普通体硅之中，从而増大了上拉管沟道之中的张应力，降低了上拉管器件的载流子迁移率，増大了上拉管的等效电阻。以上对本发明的具体实施例进行了详细描述，但本发明并不限制于以上描述的具体实施例，其只是作为范例。对于本领域技术人员而言，任何等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作出的均等变换和修改，都应涵盖在本发明的范围内。
权利要求
1.一种提高静态随机存储器写入冗余度的方法，其特征在于，包括下列步骤 提供静态随机存储器衬底，所述衬底上包括依次相邻的NMOS区域、第一 PMOS区域和第ニ PMOS区域，所述第一 NMOS区域用于制备普通NMOS器件、控制管和下拉管，所述第一 PMOS区域用于制备普通PMOS器件，所述第二 PMOS区域用于制备上拉管； 在所述NMOS区域、所述第一 PMOS区域和所述第二 PMOS区域之间形成浅槽隔离区； 同时对所述NMOS区域和所述第二 PMOS区域采取局部应变硅技术，使得所述NMOS区域和所述第二 PMOS区域均位于锗硅虚拟衬底之上的外延硅薄膜之中。
2.如权利要求I所述的提高静态随机存储器写入冗余度的方法，其特征在于，在完成所述NMOS区域或者所述第一 PMOS区域或者所述第二 PMOS区域的制作过程中包括在硅薄膜上沉积栅极材料，刻蚀形成栅极并制作侧墙。
3.如权利要求2所述的提高静态随机存储器写入冗余度的方法，其特征在干，所述沉积方法采用化学气相法。
4.如权利要求2所述的提高静态随机存储器写入冗余度的方法，其特征在于，所述刻蚀采用干法刻蚀。
5.如权利要求2所述的提高静态随机存储器写入冗余度的方法，其特征在于，所述硅薄膜为氮化硅或者氧化硅。
6.如权利要求I所述的提高静态随机存储器写入冗余度的方法，其特征在于，所述衬底为硅衬底。
全文摘要
本发明公开了一种提高静态随机存储器读出冗余度的方法，包括下列步骤提供静态随机存储器衬底，所述衬底上包括依次相邻的NMOS区域、第一PMOS区域和第二PMOS区域，所述第一NMOS区域用于制备普通NMOS器件、控制管和下拉管，所述第一PMOS区域用于制备普通PMOS器件，所述第二PMOS区域用于制备上拉管；在所述NMOS区域、所述第一PMOS区域和所述第二PMOS区域之间形成浅槽隔离区；同时对所述NMOS区域和所述第二PMOS区域采取局部应变硅技术，使得所述NMOS区域和所述第二PMOS区域均位于锗硅虚拟衬底之上的外延硅薄膜之中。本发明降低了上拉管空穴迁移率，增大了上拉管的等效电阻，提高了随机存储器写入冗余度。
文档编号H01L21/8244GK102683289SQ201210136000
公开日2012年9月19日 申请日期2012年5月4日 优先权日2012年5月4日
发明者俞柳江 申请人:上海华力微电子有限公司