用于鳍式场效应晶体管的浅沟槽隔离结构的形成方法

用于鳍式场效应晶体管的浅沟槽隔离结构的形成方法
【专利摘要】一种用于鳍式场效应晶体管的浅沟槽隔离结构的形成方法，包括：提供衬底；在衬底上形成具有多个第一开口的第一硬掩模层，第一开口的底部暴露衬底，第一开口定义鳍部的位置；在第一硬掩模层上形成牺牲层，牺牲层覆盖第一硬掩模层、填充满第一开口；在第一硬掩模层和牺牲层中形成第二开口，第二开口的底部暴露衬底，第二开口定义沟槽的位置；以第一硬掩模层为掩模刻蚀牺牲层和衬底，在衬底中形成对应第一开口位置的第三开口、形成对应第二开口位置的沟槽，相邻两个第三开口之间的衬底作为鳍部；在沟槽中形成介电材料。鳍部和沟槽为在同一刻蚀过程、同一刻蚀条件下形成，不需要图形化的步骤，使得鳍部、沟槽的侧壁形貌较佳，且沟槽具有较大深宽比。
【专利说明】 用于鳍式场效应晶体管的浅沟槽隔离结构的形成方法

【技术领域】
[0001]本发明涉及半导体【技术领域】，特别涉及一种用于鳍式场效应晶体管的浅沟槽隔离结构的形成方法

【背景技术】
[0002]在半导体【技术领域】，随着集成电路的特征尺寸不断减小，以及对集成电路更高信号传递速度的要求，晶体管需要在尺寸逐渐减小的同时具有更高的驱动电流。因此，现有技术中，提出了鳍式场效应晶体管(FinFET)，鳍式场效应晶体管包括位于衬底上的鳍部、横跨鳍部的栅极，在栅极两侧的鳍部中进行离子掺杂形成的源极和漏极。
[0003]在制造鳍式场效应晶体管工艺中，隔离结构将相邻两个形成有鳍式场效应晶体管的有源区隔离。在现有技术中，隔离结构的形成方法包括:首先在衬底中形成沟槽；接着，在衬底上沉积介电材料，介电材料填充满沟槽；回刻蚀介电材料，去除沟槽中部分厚度的介电材料，这样在衬底中形成隔离结构。其中，在相邻两个隔离结构之间，高出沟槽中剩余介电材料上表面的衬底作为鳍式场效应晶体管的鳍部。
[0004]但是，当某些半导体器件需要在相邻两个隔离结构之间形成多个间隔排列的鳍部时，参照图1，相邻两个鳍部10之间的开口 11深度H1小于隔离结构的沟槽12的深度H2，而且沟槽12的宽度也大于开口 11的宽度以实现沟槽12的较大深宽比。因此，现有技术中，形成鳍部10、沟槽12需要两次图形化:对衬底进行第一次图形化形成鳍部10，相邻两个鳍部10之间为开口 11 ;接着，对衬底进行第二次图形化形成沟槽12。
[0005]所述第二次图形化包括:形成光刻胶层，所述光刻胶层填充满开口 11 ;接着对光刻胶层进行图形化，定义沟槽12的位置；紧接着，以图形化的光刻胶层为掩模刻蚀衬底形成沟槽12 ;最后去除光刻胶层。在该过程中，鳍部10的侧壁在去除光刻胶层过程可能会遭到损伤，而造成鳍部10的侧壁形貌不佳。


【发明内容】

[0006]本发明解决的问题是，在进行第二次图形化形成沟槽过程中，鳍部的侧壁在去除光刻胶层过程可能会遭到损伤，而造成鳍部的侧壁形貌不佳。
[0007]为解决上述问题，本发明提供一种用于鳍式场效应晶体管的浅沟槽隔离结构的形成方法，所述浅沟槽隔离结构的形成方法包括:
[0008]提供衬底；
[0009]在所述衬底上形成具有多个第一开口的第一硬掩模层，所述第一开口的底部暴露衬底，所述第一开口定义鳍部的位置；
[0010]在所述第一硬掩模层上形成牺牲层，所述牺牲层覆盖第一硬掩模层、填充满第一开口 ；
[0011]在所述第一硬掩模层和牺牲层中形成第二开口，所述第二开口的底部暴露衬底，所述第二开口定义沟槽的位置；
[0012]以第一硬掩模层为掩膜刻蚀所述牺牲层和衬底，在所述衬底中形成对应第一开口位置的第三开口、形成对应第二开口位置的沟槽，相邻两个第三开口之间的衬底作为鳍部;
[0013]在所述沟槽中形成介电材料。
[0014]可选地，所述牺牲层为多晶硅层。
[0015]可选地，形成所述多晶硅层的方法为化学气相沉积。
[0016]可选地，在化学气相沉积形成多晶硅层后，还包括:对所述多晶硅层的表面进行平坦化处理。
[0017]可选地，在所述刻蚀牺牲层和衬底时，所述牺牲层的刻蚀速率等于衬底的刻蚀速率。
[0018]可选地，所述介电材料的上表面与第三开口的底部表面持平。
[0019]可选地，在所述衬底上形成具有多个第一开口的第一硬掩模层的方法包括:
[0020]在所述衬底上形成第一掩模层；
[0021]在所述第一硬掩模层上形成无定形碳层；
[0022]在所述无定形碳层上形成抗反射层；
[0023]在所述抗反射层上形成图形化的光刻胶层，所述图形化的光刻胶层定义第一开口的位置，以所述图形化的光刻胶层为掩模刻蚀无定形碳层、抗反射层、第一硬掩模层，至衬底表面暴露；
[0024]去除图形化的光刻胶层、剩余抗反射层和无定形碳层。
[0025]可选地，在所述第一硬掩模层和牺牲层中形成第二开口的方法包括:
[0026]在所述牺牲层上形成第二硬掩模层；
[0027]对所述第二硬掩模层进行图形化，定义第二开口的位置；
[0028]以图形化的所述第二硬掩模层为掩模刻蚀所述牺牲层和第一硬掩模层，形成第二开口 ；
[0029]去除图形化的所述第二硬掩模层。
[0030]可选地，对所述第二硬掩模层进行图形化的方法包括:
[0031]在所述第二硬掩模层上形成无定形碳层；
[0032]在所述无定形碳层上形成抗反射层；
[0033]在所述抗反射层上形成图形化的光刻胶层，图形化的光刻胶层定义第二开口的位置，以图形化的光刻胶层为掩模刻蚀第二硬掩模层至暴露牺牲层；
[0034]去除图形化的光刻胶层、剩余的无定形碳层和抗反射层。
[0035]可选地，所述第一硬掩模层、第二硬掩模层为氮化硅层；或者，所述第一硬掩模层、第二硬掩模层为氮化娃层、位于氮化娃层上的氧化娃层的叠层结构。
[0036]可选地，所述抗反射层为电介质抗反射层。
[0037]可选地，所述刻蚀牺牲层、衬底的方法为干法刻蚀。
[0038]可选地，在形成所述沟槽后，在沟槽中形成介电材料前，还包括:去除附着在沟槽和第三开口侧壁的聚合物，所述聚合物是在刻蚀牺牲层和衬底过程中形成。
[0039]可选地，在所述沟槽中形成介电材料的方法包括:
[0040]在所述衬底上沉积介电材料，介电材料覆盖第一硬掩模层、填充满第三开口和沟槽；
[0041]以所述第一硬掩模层为掩模，回刻蚀介电材料至暴露第三开口底部表面停止。
[0042]可选地，所述介电材料为氧化硅。
[0043]与现有技术相比，本发明的技术方案具有以下优点:
[0044]在牺牲层和第一硬掩模层中形成第二开口，以第一硬掩模层为掩模刻蚀牺牲层和衬底可分解为两个阶段:进行第一阶段，刻蚀去除全部牺牲层，暴露了第一开口底部的衬底，在刻蚀牺牲层时，也刻蚀第二开口底部的衬底；进行第二阶段，即以第一硬掩模层为掩模，刻蚀第一开口底部和第二开口底部的衬底，分别形成鳍部和沟槽。首先，鳍部和沟槽为在同一刻蚀过程、同一刻蚀条件下形成，与现有技术的两次图形化相比，本发明的技术方案在刻蚀衬底形成鳍部和沟槽时，不需要图形化的步骤，也就不具有去除光刻胶的步骤，不会损伤到鳍部和沟槽的侧壁，使得鳍部、沟槽的侧壁形貌较佳，确保包括该鳍部的鳍式场效应晶体管性能良好。其次，在第一阶段时，牺牲层不仅在刻蚀第二开口底部衬底过程中起到掩模作用，还用来调节沟槽的深度。沟槽的深度对应牺牲层上表面至衬底上表面的高度与鳍部的高度之和，使得沟槽具有较大深宽比，浅沟槽隔离结构具有良好的隔离效果。

【专利附图】

【附图说明】
[0045]图1是现有技术的鳍式场效应晶体管的鳍部和用于形成隔离结构的沟槽的剖面结构示意图；
[0046]图2?图13是本发明具体实施例的用于鳍式场效应晶体管的浅沟槽隔离结构在制作过程中的剖面结构示意图。

【具体实施方式】
[0047]为解决现有技术存在的问题，本发明的技术方案提供一种用于鳍式场效应晶体管的浅沟槽隔离结构的形成方法。相比于现有技术的用来隔离鳍式场效应晶体管的隔离结构相比，本发明的浅沟槽隔离结构具有平面晶体管中的浅沟槽隔离结构的良好品质，具有更高的深宽比。
[0048]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0049]参照图2，提供衬底100。
[0050]在具体实施例中，所述衬底100为硅衬底、锗衬底、氮化硅衬底或者绝缘体上硅衬底等；或者还可以包括其它的材料，例如砷化镓等II1-V族化合物。本领域的技术人员可以根据衬底100上形成的鳍式场效应晶体管的类型选择衬底，因此衬底的类型不应限制本发明的保护范围。
[0051]参照图3，在衬底100上形成第一硬掩模层101，所述第一硬掩模层101为氧化硅层111和位于氧化硅层111上的氮化硅层112的叠层结构。在其他实施例中，第一硬掩模层101还可以为氮化硅层的单层结构。
[0052]具体地，在衬底100上形成第一硬掩模层101的方法包括:
[0053]在衬底100表面热氧化生长或化学气相沉积氧化硅层111，该氧化硅层111用于隔离衬底100，避免后续工艺对衬底100造成污染；
[0054]化学气相沉积氮化硅层112，在该过程中，氧化硅层111阻止氮对衬底100造成污染。该氧化娃层111、氮化娃层112的叠层结构作为第一硬掩模层101。
[0055]参照图4,在氮化娃层112上沉积无定形碳(Amorphous Carbon, AC)层102,无定形碳层102可以提供较高分辨率和精细图案化，保证后续第一开口宽度一致性的稳定性；
[0056]在无定形碳层102上沉积抗反射层(Ant1-Reflect1n Coating, ARC) 103,所述抗反射层103用于后续形成图形化的光刻胶层时的抗反射层，所述抗反射层103为电介质层抗反射层(Dielectric Ant1-Reflect1n Coating, DARC)或其他可行的抗反射层；
[0057]在抗反射层103上形成图形化的光刻胶层104，图形化的光刻胶层104定义第一开口的位置。
[0058]具体地，形成图形化的光刻胶层104的方法包括:
[0059]首先,在抗反射层103上形成一层光刻胶层，使用旋涂(spin-on coating)、喷涂(spray coating)、滴涂(dip coating)、刷涂(brush coating)或者蒸发,可以根据实际情况选择相应的方法，在本实施例中，采用旋转涂胶方法在抗反射层103上均匀地涂上液相光刻胶材料；
[0060]接着，通过对准和曝光等一系列工艺过程得到图形化的光刻胶层104。在曝光过程中，抗反射层103可以减少无定形碳层102引起的对曝光光线的反射，减少曝光光线的反射光线对光刻胶曝光的影响，提高光刻胶层曝光精度。光刻胶层曝光精度提高，形成的光刻胶层的图案更加精细，相应地，后续第一开口的特征尺寸更加精确。
[0061]参照图5，以图形化的光刻胶层104为掩模刻蚀抗反射层103、无定形碳层102和第一硬掩模层101，形成具有多个第一开口 105的第一硬掩模层101，第一开口 105的底部为衬底100，第一开口 105定义了鳍部的位置。
[0062]在刻蚀无定形碳层102过程，无定形碳层102的刻蚀边界比较齐整，为第一开口105提供精确的参照边界。
[0063]参照图6，去除图形化的光刻胶层、剩余底部抗反射层和无定形碳层。
[0064]参照图7,在衬底100上形成牺牲层106,所述牺牲层106覆盖第一硬掩模层101,也就是覆盖氮化硅层112，并填充满第一开口，牺牲层106上表面至衬底100上表面的高度H1小于衬底100的厚度T10
[0065]在具体实施例中，牺牲层106层选择多晶硅层，在同一刻蚀条件下，多晶硅层的刻蚀速率接近衬底100的刻蚀速率，牺牲层106上表面至衬底100上表面的高度H1，定义了后续浅沟槽隔离结构中介电材料的厚度。形成牺牲层106的方法包括:首先化学气相沉积多晶硅层；接着，对多晶硅层表面进行平坦化处理，在本实施例中，使用化学机械研磨(Chemical Mechanical Planarizat1n,CMP)进行平坦化处理。对多晶娃层表面进行平坦化处理是为后续工艺提供平坦表面，但如果化学气相沉积型的多晶硅层表面对后续工艺影响不大，或者后续工艺能够消除多晶硅层表面的影响，也可不进行平坦化处理。
[0066]参照图8，在牺牲层106上形成第二硬掩模层107，第二硬掩模层107为氧化硅层171、位于氧化娃层171上的氮化娃层172的叠层结构；
[0067]在第二硬掩模层107上形成无定形碳层108，在无定形碳层108上形成抗反射层109，所述抗反射层109为电介质抗反射层，在抗反射层109上形成图形化的光刻胶层110，图形化的光刻胶层110定义第二开口的位置。
[0068]参照图9，以图形化的光刻胶层为掩模刻蚀抗反射层、无定形碳层和第二硬掩模层，实现对第二硬掩模层107进行图形化的目的，在第二硬掩模层107中形成第四开口 114;去除图形化的光刻胶层、剩余的无定形碳层和抗反射层。
[0069]参照图10，以图形化的所述第二硬掩模层为掩模刻蚀牺牲层106和第一硬掩模层101，在牺牲层106和第一硬掩模层101中形成第二开口 122，第二开口 122的底部为衬底100表面，第二开口 122对应浅沟槽隔离结构的沟槽的位置；去除图形化的第二硬掩模层。
[0070]以第一硬掩模层101为掩模刻蚀牺牲层106和衬底100，具体可分解为两个阶段包括:
[0071]参照图11，首先，第一阶段，刻蚀去除全部的牺牲层，至暴露第一开口 105底部，在刻蚀去除牺牲层时，也刻蚀第二开口底部的衬底形成第五开口 115，牺牲层不仅在第一阶段的刻蚀过程起到掩模作用，还用来调节第五开口 115的深度，也就是第五开口 115的深度T2约等于图10所示的牺牲层106上表面至衬底100上表面的高度H1，这是因为在同一刻蚀反应腔内的同一刻蚀条件下，牺牲层106和第二开口底部的衬底100的刻蚀速率基本相等；
[0072]参照图12，接着，继续进行第二阶段，刻蚀第一开口底部的衬底和第五开口底部的衬底，在衬底中形成对应第一开口位置的第三开口 113、形成对应第五开口位置的沟槽117，在该过程中，第一硬掩模层101起到掩模作用，相邻两个第三开口 113之间的衬底作为鳍部116。第三开口 113底部表面至沟槽117的底部表面之间的深度T2约等于鳍部116的闻度L1。
[0073]在上述过程中，第一阶段与第二阶段的刻蚀是位于同一刻蚀反应腔内、在同一刻蚀条件下的一个连续性的过程。与现有技术的两次图形化相比，本实施的技术方案在刻蚀衬底形成鳍部116和沟槽117时，不需要图形化的步骤，也就不具有去除光刻胶的步骤，不会损伤到鳍部116和沟槽117的侧壁，使得鳍部116的侧壁形貌、沟槽117的侧壁形貌较佳，鳍部116的特征尺寸基本不会偏离预先设定值，确保包括该鳍部的鳍式场效应晶体管性能良好。而且，沟槽117具有较大的深宽比，在后续形成浅沟槽隔离结构的隔离效果良好。
[0074]另外，在干法刻蚀所述衬底过程中，通入刻蚀反应腔内的某些含碳量较高的刻蚀气体等离子体化后的等离子体会与衬底发生反应，生成聚合物，聚合物附着在沟槽侧壁和第三开口侧壁，达到消耗衬底的目的。同时，通入刻蚀反应腔内的某些含碳量较低的刻蚀气体、不含碳刻蚀气体等离子体化后的等离子体又会与聚合物发生反应生成挥发性物质，进而将聚合物去除。形成沟槽和第三开口的过程，就是不断生成聚合物和消耗聚合物的过程。因此，在刻蚀牺牲层和衬底后，紧接着去除可能附着在沟槽和第三开口侧壁的聚合物。
[0075]参照图13，在沟槽117中形成介电材料118，介电材料118的上表面与第三开口113底部表面基本持平，也就是介电材料118的厚度T2约等于鳍部116的高度Lp
[0076]具体地，在沟槽117中形成介电材料118的方法包括:
[0077]介电材料118为氧化硅，化学气相沉积氧化硅，氧化硅覆盖第一硬掩模层101并填充满第三开口和沟槽；
[0078]以第一硬掩模层101为掩模，回刻蚀氧化娃至暴露第三开口 113底部停止,沟槽117中的剩余氧化硅作为介电材料118，介电材料层118的上表面与第三开口 113底部表面基本持平。使用本实施例的技术方案，形成介电材料118的厚度是可控的，即介电材料118的厚度约等于牺牲层上表面至衬底表面的高度，约等于鳍部116的高度Lp而且相比于现有技术中，鳍式场效应晶体管工艺中隔离结构的形成方法，本实施例的浅沟槽隔离结构具有较大的深宽比，这可以实现良好的隔离效果。
[0079]之后，去除图形化的第一硬掩模层，形成横跨鳍部的栅极，在栅极两侧的鳍部中进行离子掺杂形成源极、漏极。其中多个鳍部可以是共栅极，也可以对应一个鳍部形成一个栅极，可根据待形成的半导体器件形成确定。
[0080]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【权利要求】
1.一种用于鳍式场效应晶体管的浅沟槽隔离结构的形成方法，其特征在于，包括: 提供衬底； 在所述衬底上形成具有多个第一开口的第一硬掩模层，所述第一开口的底部暴露衬底，所述第一开口定义鳍部的位置；在所述第一硬掩模层上形成牺牲层，所述牺牲层覆盖第一硬掩模层、填充满第一开Π ； 在所述第一硬掩模层和牺牲层中形成第二开口，所述第二开口的底部暴露衬底，所述第二开口定义沟槽的位置； 以第一硬掩模层为掩模刻蚀所述牺牲层和衬底，在所述衬底中形成对应第一开口位置的第三开口、形成对应第二开口位置的沟槽，相邻两个第三开口之间的衬底作为鳍部； 在所述沟槽中形成介电材料。
2.如权利要求1所述的形成方法，其特征在于，所述牺牲层为多晶硅层。
3.如权利要求2所述的形成方法，其特征在于，形成所述多晶硅层的方法为化学气相沉积。
4.如权利要求3所述的形成方法，其特征在于，在化学气相沉积形成多晶硅层后，还包括:对所述多晶硅层的表面进行平坦化处理。
5.如权利要求2所述的形成方法，其特征在于，在所述刻蚀牺牲层和衬底时，所述牺牲层的刻蚀速率等于衬底的刻蚀速率。
6.如权利要求1所述的形成方法，其特征在于，所述介电材料的上表面与第三开口的底部表面持平。
7.如权利要求1所述的形成方法，其特征在于，在所述衬底上形成具有多个第一开口的第一硬掩模层的方法包括: 在所述衬底上形成第一掩模层； 在所述第一硬掩模层上形成无定形碳层； 在所述无定形碳层上形成抗反射层； 在所述抗反射层上形成图形化的光刻胶层，所述图形化的光刻胶层定义第一开口的位置，以所述图形化的光刻胶层为掩模刻蚀无定形碳层、抗反射层、第一硬掩模层，至衬底表面暴露； 去除图形化的光刻胶层、剩余抗反射层和无定形碳层。
8.如权利要求1所述的形成方法，其特征在于，在所述第一硬掩模层和牺牲层中形成第二开口的方法包括: 在所述牺牲层上形成第二硬掩模层； 对所述第二硬掩模层进行图形化，定义第二开口的位置；以图形化的所述第二硬掩模层为掩模刻蚀所述牺牲层和第一硬掩模层，形成第二开Π ； 去除图形化的所述第二硬掩模层。
9.如权利要求8所述的形成方法，其特征在于，对所述第二硬掩模层进行图形化的方法包括: 在所述第二硬掩模层上形成无定形碳层； 在所述无定形碳层上形成抗反射层； 在所述抗反射层上形成图形化的光刻胶层，图形化的光刻胶层定义第二开口的位置，以图形化的光刻胶层为掩模刻蚀第二硬掩模层至暴露牺牲层； 去除图形化的光刻胶层、剩余的无定形碳层和抗反射层。
10.如权利要求8所述的形成方法，其特征在于，所述第一硬掩模层、第二硬掩模层为氮化硅层；或者，所述第一硬掩模层、第二硬掩模层为氮化硅层、位于氮化硅层上的氧化硅层的叠层结构。
11.如权利要求7或9所述的形成方法，其特征在于，所述抗反射层为电介质抗反射层。
12.如权利要求1所述的形成方法，其特征在于，所述刻蚀牺牲层、衬底的方法为干法刻蚀。
13.如权利要求1所述的形成方法，其特征在于，在形成所述沟槽后，在沟槽中形成介电材料前，还包括:去除附着在沟槽和第三开口侧壁的聚合物，所述聚合物是在刻蚀牺牲层和衬底过程中形成。
14.如权利要求1所述的形成方法，其特征在于，在所述沟槽中形成介电材料的方法包括: 在所述衬底上沉积介电材料，介电材料覆盖第一硬掩模层、填充满第三开口和沟槽； 以所述第一硬掩模层为掩模，回刻蚀介电材料至暴露第三开口底部表面停止。
15.如权利要求1所述的形成方法，其特征在于，所述介电材料为氧化硅。
【文档编号】H01L21/762GK104425339SQ201310365613
【公开日】2015年3月18日 申请日期:2013年8月20日 优先权日:2013年8月20日
【发明者】王冬江, 张海洋 申请人:中芯国际集成电路制造(上海)有限公司