Ito膜层的制备方法及led芯片的制备方法
【专利摘要】本发明提出一种ITO膜层的制备方法及LED芯片的制备方法，采用第一磁控溅射技术形成ITO保护层，由于在磁控溅射过程中等离子体轰击GaN基底会造成的GaN基底的N缺失，形成ITO保护层中增加有N+，能够补充N的缺失，从而消除了高溅射功率下等离子体对GaN基底的损伤，避免了ITO膜层中的In或Sn向GaN基底内部的渗透，有效增强ITO膜层和GaN基底的欧姆接触，降低形成的LED芯片的电压。此外，ITO主体层为折射率渐变的膜层体系，有效地增加了光的溢出效率，提升产品品质。
【专利说明】I TO膜层的制备方法及LED芯片的制备方法
【技术领域】
[0001] 本发明涉及LED制造领域，尤其涉及一种ΙΤ0膜层的制备方法及LED芯片的制备 方法。
【背景技术】
[0002] 发光二极管（Light Emitting Diode,简称LED)是一种半导体固态发光器件，利用 半导体P-N结电致发光原理制成。LED芯片具有开启电压低、体积小、响应快、稳定性好、寿 命长、无污染等良好光电性能，因此在室外室内照明、背光、显示、交通指示等领域具有越来 越广泛的应用。
[0003] ΙΤ0膜层由于其优异的光电性能（高透过率和低电阻）在LED芯片制备过程中得 到广泛应用，其一方面可以改善电流扩展，另一方面可以改善欧姆接触。目前ΙΤ0膜层有 三种制备方式：真空电子束蒸发（E-Beam ΙΤ0)、反应等离子体沉积（RPD ΙΤ0)和磁控溅射 (Sputter ΙΤ0)。E-Beam ΙΤ0膜层是由多个ΙΤ0多晶晶粒堆砌而成，表面粗糙且致密性较 差，光在其内部的散射和吸收较多，且耐电流冲击性能均差于RPD ΙΤ0和Sputter ΙΤ0,因 此，E-Beam ΙΤ0膜层有逐渐被替代的趋势；RPD ΙΤ0膜层较为致密，表面比较平滑，但制备工 艺过程工艺参数较为单一，对ΙΤ0膜层的参数和结构可扩展性不强；而Sputter ΙΤ0膜层更 加致密，表面平滑，且可以通过控制成膜过程的工艺参数变更制备不同折射率的ΙΤ0膜层， 对于不同性能和结构的ΙΤ0制备扩展性较强，而受到越来越广泛的应用。
[0004] 磁控溅射技术是在高真空环境中依靠等离子体轰击靶材而使靶材离子溢出且逐 渐沉积到GaN基底上的过程，等离子体轰击靶材的能量越大，靶材离子获得的能量也越大， 最终制备的ΙΤ0膜层越致密，光电性能越好且越耐受电流冲击；然而，当靶材离子获得的能 量较高时，靶材离子沉积到基底表面成膜时对基底的轰击较高，容易使基底表面受到损伤， 进而影响器件性能。
【发明内容】
[0005] 本发明的目的在于提供一种ΙΤ0膜层的制备方法及LED芯片的制备方法，可以保 护基底，避免对GaN基底造成损伤，具有很好的实用性。
[0006] 为了实现上述目的，本发明提出了一种ΙΤ0膜层的制备方法，包括步骤：
[0007] 提供GaN基底，在所述GaN基底上形成ΙΤ0保护层，所述ΙΤ0保护层采用第一磁控 溅射技术形成，使用的等离子体包括Ar和矿；
[0008] 在所述ΙΤ0保护层上形成多层折射率逐渐变小的ΙΤ0主体层，所述ΙΤ0主体层采 用第二磁控溅射技术形成，使用的等离子体包括Ar和(Γ。
[0009] 进一步的，在所述的ΙΤ0膜层的制备方法中，所述第一磁控溅射技术采用RF和DC 电源，所述RF功率范围是50W-300W，所述DC功率范围是10W-200W。
[0010] 进一步的，在所述的ΙΤ0膜层的制备方法中，所述第一磁控溅射技术采用的气体 是Ar和N 2、Ar和N20或Ar、N2和N20,其中，所述Ar流量范围是50sccm-200sccm，所述N 2流 量范围是lsccm_5sccm，所述队0流量范围是lsccm_5sccm。
[0011] 进一步的，在所述的ΙΤ0膜层的制备方法中，所述第一磁控溅射技术反应时间范 围是 10S-200S。
[0012] 进一步的，在所述的ΙΤ0膜层的制备方法中，所述ΙΤ0保护层的厚度范围是5埃? 100 埃。
[0013] 进一步的，在所述的ΙΤ0膜层的制备方法中，所述第二磁控溅射技术采用DC电源， 所述DC功率范围是100W-500W。
[0014] 进一步的，在所述的ΙΤ0膜层的制备方法中，所述第二磁控溅射技术采用的气体 是Ar和0 2，所述Ar流量范围是50sccm-200sccm，所述02流量范围是0_2sccm。
[0015] 进一步的，在所述的ΙΤ0膜层的制备方法中，逐步调节所述02的流量，以使所述 ΙΤ0主体层的折射率逐渐变小。
[0016] 进一步的，所述第二磁控溅射技术反应时间范围是200s-600s。
[0017] 进一步的，在所述的ΙΤ0膜层的制备方法中，所述ΙΤ0主体层的厚度范围是300 埃?4000埃。
[0018] 进一步的，形成的ΙΤ0膜层适用于倒装结构LED芯片和垂直结构LED芯片中。
[0019] 本发明还提出了一种LED芯片的制备方法，包括步骤：
[0020] 提供衬底，在所述衬底上依次形成N-GaN、量子阱和P-GaN ;
[0021] 依次刻蚀所述P-GaN和量子阱，暴露出部分N-GaN ;
[0022] 在所述P-GaN上采用如权利要求1至9中任一项所述的ΙΤ0膜层的制备方法形成 ΙΤ0膜层；
[0023] 在暴露出的N-GaN和ΙΤ0膜层上分别形成N电极和P电极。
[0024] 进一步的，在所述的LED芯片的制备方法中，采用BCl3、Cl2*Ar对所述P-GaN和 量子阱进行刻蚀。
[0025] 与现有技术相比，本发明的有益效果主要体现在：采用第一磁控溅射技术形成 ΙΤ0保护层，由于在磁控溅射过程中等离子体轰击GaN基底会造成的GaN基底的N缺失，形 成ΙΤ0保护层中增加有N+，能够补充N的缺失，从而消除了高溅射功率下等离子体对GaN基 底的损伤，避免了 ΙΤ0膜层中的In或Sn向GaN基底内部的渗透，有效增强ΙΤ0膜层和GaN 基底的欧姆接触，降低形成的LED芯片的电压。此外，ΙΤ0主体层为折射率渐变的膜层体系， 有效地增加了光的溢出效率，提升产品品质。
【专利附图】
【附图说明】
[0026] 图1为本发明一实施例中ΙΤ0膜层的制备方法的流程图；
[0027] 图2为本发明一实施例中ΙΤ0膜层的结构示意图；
[0028] 图3至图6为本发明一实施例中LED芯片制备过程中的剖面不意图。
【具体实施方式】
[0029] 下面将结合示意图对本发明的ΙΤ0膜层的制备方法及LED芯片的制备方法进行更 详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描 述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术 人员的广泛知道，而并不作为对本发明的限制。
[0030] 为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能 和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开 发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的 限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费 时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0031] 在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要 求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非 精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0032] 正如【背景技术】所提及的，磁控溅射制备的Sputter ΙΤ0膜层致密，表面平滑，透光 率高，且对于不同性能和结构的ΙΤ0制备扩展性较强，在LED芯片制备中受到越来越广泛地 使用。磁控溅射技术是在高真空环境中依靠等离子体轰击靶材而使靶材离子溢出且逐渐沉 积到基底上的过程，这就要求等离子体不能和靶材发生反应，且应具有较高的原子量来携 带能量，所以氩气（Ar)为磁控溅射常用的等离子体载体。
[0033] -般而言，磁控溅射的过程是在高真空环境中通入一定量的Ar和02，再开启 RF(射频）电源或DC(直流）电源或RF+DC组合电源，使Ar离化产生Ar+等离子体和e_， Ar+等离子体在电场作用下向靶材做加速运动轰击靶材，当Ar+等离子体携带的能量高于靶 材离子的分子间作用力时靶材离子即会脱离靶材表面，结合环境中的〇 2而逐渐沉积到GaN 基底表面，形成靶材成分膜层。
[0034] 在LED芯片制备过程中，由于LED芯片的外延片表面P-GaN层较为脆弱和磁控溅 射过程中靶材离子携带的能量较高这两个原因，当靶材离子沉积到GaN基底表面时，对GaN 基底表面有一定的轰击作用，使GaN基底产生N缺失，造成N空位，S卩GaN基底中处于缺N状 态，在后续Sputter ΙΤ0膜层进行高温退火时，ΙΤ0膜层中的In或Sn或In+Sn会填充N空 位，造成GaN基底性质的改变，进而造成LED芯片光电性能的改变，这主要体现在LED芯片 电压的升高。另外，考虑到ΙΤ0膜层材料的折射率会影响出光效率，制备折射率渐变的ΙΤ0 膜层材料也是磁控溅射技术利用的一个关键点。
[0035] 因此，本发明的核心思想是：为了消除等离子体对GaN基底的损伤，在ΙΤ0膜层成 膜初期可以在等离子体轰击靶材、靶材离子沉积到GaN表面的过程中填充N元素，在成膜过 程中逐渐填充GaN材料的N空位，增加 Sputter ΙΤ0和P-GaN的欧姆接触，降低LED芯片电 压；此外，可在制备过程中不断改变通入的〇2流量，制备出折射率渐变的ΙΤ0膜层体系以增 加出光。
[0036] 请参考图1和图2,在本实施例中，提出了一种ΙΤ0膜层40的制备方法，包括步骤：
[0037] S100:提供GaN基底（图未示出），在所述GaN基底上形成ΙΤ0保护层1，所述ΙΤ0 保护层1采用第一磁控溅射技术形成，使用的等离子体包括Ar和N+ ;
[0038] S200 :在所述ΙΤ0保护层1上形成多层折射率逐渐变小的ΙΤ0主体层6,所述ΙΤ0 主体层6采用第二磁控溅射技术形成，使用的等离子体包括Ar和0'
[0039] 具体的，请参考图2,在步骤S100中，ΙΤ0保护层1采用第一磁控溅射技术形成， 其中，所述第一磁控溅射技术采用RF和DC电源，所述RF功率范围是50W-300W，例如是 100W，所述DC功率范围是10W-200W，例如是100W。采用的气体是Ar和N 2、Ar和N20或Ar、 N2和N20,其中，所述Ar流量范围是50sccm-200sccm，例如是lOOsccm，所述N 2流量范围是 lsccm_5sccm，例如是3sccm，所述N20流量范围是lsccm_5sccm，例如是3sccm。所述第一磁 控溅射技术反应时间范围是l〇s-200s，例如是100s。形成的所述ITO保护层1的厚度范围 是5埃?100埃，例如是50埃。
[0040] 利用第一磁控溅射技术制备的IT0保护层1与GaN基底直接接触，厚度较薄且无 氧沉积，在高真空环境中通入Ar和N 2或Ar和N20或Ar、N2和N20,开启RF+DC组合电源，使 Ar离化产生Ar+等离子体和?Γ，N2或N20被离化成N+和等离子体在电场作用下向靶材 做加速运动轰击靶材离子，靶材离子脱离靶材表面沉积到GaN基底表面形成IT0保护层1， 同时，部分N+会填充GaN内的N空位，补充GaN基底内N的缺失，从而起到保护GaN基底的 作用。
[0041] 请继续参考图2,在步骤S200中，采用第二磁控溅射技术形成多层折射率逐渐变 小的IT0主体层6,在本实施例中，多层IT0主体层6由包括第一 IT0主体层2、第二IT0主 体层3、第三IT0主体层4及第四IT0主体层5组成，在本实施例以外的其他实施例中，多层 IT0主体层6可以为2层以上的任何层数，本实施例仅示意出4层。第二磁控溅射技术采用 DC电源，所述DC功率范围是100W-500W，例如是200W，第二磁控溅射技术采用的气体是Ar 和02，所述Ar流量范围是50sccm-200sccm，例如是lOOsccm，所述02流量范围是0_2sccm， 例如是lsccm。所述第二磁控溅射技术反应时间范围是200s-600s，例如是400s。ITO主体 层6的厚度范围是300埃?4000埃，例如是1000埃。由于0 2的流量大小能够影响形成的 ΙΤ0主体层6的折射率，例如，当02流量范围在lSCCm-2SCCm之间，调节0 2流量逐渐增大时， 形成的ΙΤ0主体层6折射率会逐渐减小，当02流量范围在o-lsccm之间，调节0 2流量逐渐 减小时，形成的ΙΤ0主体层6折射率会逐渐减小。因此，为了形成折射率逐渐变小的ΙΤ0主 体层6,需要根据具体的需要来逐步调节所述0 2的流量。
[0042] ΙΤ0主体层6制备过程中，通入Ar和02气体，在制备过程中逐步改变通入的02流 量，制备折射率逐渐变小的ΙΤ0膜层40, ΙΤ0主体层6的折射率渐变小，能够有效地增加了 光的溢出效率，使全反射角变小，增加出光效率，提升产品品质。
[0043] 采用上文方法形成的ΙΤ0膜层40适用于多种LED芯片结构中，例如垂直结构LED 芯片和倒装结构LED芯片中，均能够提高垂直结构LED芯片和倒装结构LED芯片的亮度，并 且降低电压。
[0044] 请参考图3至图6,在本实施例的另一方面，还提出了一种LED芯片的制备方法，包 括步骤：
[0045] 提供衬底10,在所述衬底10上依次形成N-GaN21、量子阱22和P-GaN23,如图3所 示；
[0046] 依次刻蚀所述P_GaN23和量子阱22,暴露出部分N_GaN21，形成电极平台30 (也称 Mesa平台），如图4所示，所述电极平台30采用BC13、Cl2或Ar对所述P-GaN23和量子阱 22进行刻蚀形成；
[0047] 在所述P_GaN23上采用上文所述的ΙΤ0膜层的制备方法形成ΙΤ0膜层40,如图5 所示，形成的ΙΤ0膜层40均与上文所述的ΙΤ0膜层40 -致，在此不作赘述，具体请参考上 文；
[0048] 在暴露出的N-GaN21和ΙΤ0膜层40上分别形成N电极51和P电极52,从而形成 LED芯片，如图6所示。
[0049] 综上，在本发明实施例提供的ΙΤ0膜层的制备方法及LED芯片的制备方法中，采用 第一磁控溅射技术形成ΙΤ0保护层，由于在磁控溅射过程中等离子体轰击GaN基底会造成 的GaN基底的N缺失，形成ΙΤ0保护层中增加有N"，能够补充N的缺失，从而消除了高溅射 功率下等离子体对GaN基底的损伤，避免了 ΙΤ0膜层中的In或Sn向GaN基底内部的渗透， 有效增强ΙΤ0膜层和GaN基底的欧姆接触，降低形成的LED芯片的电压。此外，ΙΤ0主体层 为折射率渐变的膜层体系，有效地增加了光的溢出效率，提升产品品质。
[0050] 上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属 【技术领域】的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和 技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍 属于本发明的保护范围之内。
【权利要求】
1. 一种ITO膜层的制备方法，其特征在于，包括步骤： 提供GaN基底，在所述GaN基底上形成ΙΤ0保护层，所述ΙΤ0保护层采用第一磁控溅射 技术形成，使用的等离子体包括Ar和矿； 在所述IT0保护层上形成多层折射率逐渐变小的IT0主体层，所述IT0主体层采用第 二磁控溅射技术形成，使用的等离子体包括Ar和(Γ。
2. 如权利要求1所述的IT0膜层的制备方法，其特征在于，所述第一磁控溅射技术采用 RF和DC电源，所述RF功率范围是50W-300W，所述DC功率范围是10W-200W。
3. 如权利要求1所述的IT0膜层的制备方法，其特征在于，所述第一磁控溅射技术采用 的气体是Ar和N2、Ar和N 20或Ar、N2和N20,其中，所述Ar流量范围是50sccm-200sccm，所 述N 2流量范围是lsccm_5sccm，所述N20流量范围是lsccm_5sccm。
4. 如权利要求1所述的ITO膜层的制备方法，其特征在于，所述第一磁控溅射技术反应 时间范围是10s_200s。
5. 如权利要求1所述的ITO膜层的制备方法，其特征在于，所述ITO保护层的厚度范围 是5埃?100埃。
6. 如权利要求1所述的IT0膜层的制备方法，其特征在于，所述第二磁控溅射技术采用 DC电源，所述DC功率范围是100W-500W。
7. 如权利要求1所述的IT0膜层的制备方法，其特征在于，所述第二磁控溅射技术采用 的气体是Ar和02，所述Ar流量范围是50sccm-200sccm，所述0 2流量范围是〇-2sccm。
8. 如权利要求7所述的ITO膜层的制备方法，其特征在于，逐步调节所述02的流量，以 使所述IT0主体层的折射率逐渐变小。
9. 如权利要求1所述的IT0膜层的制备方法，其特征在于，所述第二磁控溅射技术反应 时间范围是200s-600s。
10. 如权利要求1所述的IT0膜层的制备方法，其特征在于，所述IT0主体层的厚度范 围是300埃?4000埃。
11. 如权利要求1所述的IT0膜层的制备方法，其特征在于，形成的IT0膜层适用于倒 装结构LED芯片和垂直结构LED芯片中。
12. -种LED芯片的制备方法，其特征在于，包括步骤： 提供衬底，在所述衬底上依次形成N-GaN、量子阱和P-GaN ; 依次刻蚀所述P-GaN和量子阱，暴露出部分N-GaN ; 在所述P-GaN上采用如权利要求1至10中任一项所述的ITO膜层的制备方法形成ITO 膜层； 在暴露出的N-GaN和IT0膜层上分别形成N电极和P电极。
13. 如权利要求12所述的LED芯片的制备方法，其特征在于，采用BC13、C12 *Ar对所 述P-GaN和量子阱进行刻蚀。
【文档编号】H01L33/00GK104157749SQ201410409508
【公开日】2014年11月19日 申请日期:2014年8月19日 优先权日:2014年8月19日
【发明者】朱秀山 申请人:映瑞光电科技(上海)有限公司